Ruleを用いないBSVの設計手法
1. はじめに：ruleとは Hardware Description Language (HDL) アドベントカレンダー 17 日目は、rule を用いない Bluespec SystemVe...
3
1
Comment0
16 search resultsShowing 1~16 results
Stocked
You need to log-in
聖夜のキラキラ星をBSVで作ろう！
はじめに クリスマスアドベント企画として、Hardware Description Language (HDL) アドベントカレンダー24日目は、Bluespec SystemVerilog (...
3
0
Comment0
巨大 FSM のダイエット計画
はじめに Hardware Description Language (HDL) アドベントカレンダー5日目は、Bluespec SystemVerilog (BSV) の巨大 Finite S...
7
2
Comment0
キラキラ星アゲイン
1. はじめに Hardware Description Language (HDL) アドベントカレンダー最終日は、昨日の記事の続きとして ChatGPT に「よりそれっぽい星空」を考えてもら...
2
0
Comment0
BSVを用いたサウンドFSMのシーケンスベースによる再設計
1. はじめに 勉強がてらBSV(Bluespec SystemVerilog)による高位合成を用いてフルハードウェアでスペースインベーダーを設計しましたが、その中にはゲームシナリオを司るGam...
1
1
Comment0
BSV (Bluespec SystemVerilog)によるスペースインベーダーの再設計
1. はじめに 2018年にインベーダーゲーム生誕40周年記念として、FPGAを用いてVerilog HDLでスペースインベーダーをフルハードウェアにより設計しました。本記事はその続きで、初めて...
18
11
Comment0
BSVによるSpaceInvaderのVerilogソースを公開
はじめに 過去に以下の記事を書きました。 これに対して「ソースは公開しないのですか」というお問い合わせがあったため、ここに公開することにしました。この記事では、verilogソースを合成・配置配...
3
0
Comment0
BSV (Bluespec System Verilog) によるPongの設計
Pong Game Hardware Description Language Advent Calendar 2023 の第11目です。今回強化学習を目的とし、最初のステップとしてレトロビデオ...
3
1
Comment0
Ultra96ボードを用いた、VerilogHDLによるSpace Invadersゲームの作成
動機 FPGA (Xilinx Zynq UltraScale+ ™ MPSoC) を用いたADASプロジェクト2件に参加する機会があり、FPGAの勉強のため、タイトルのゲームを作成した経験を記...
48
30
Comment0
RISC-Vソースコード読書会(6)
<ID>## ここからIDステージ(<ID>)。<IF>でフェッチした命令に従い命令デコードをするほか、タグ生成を実行する。 Tag Generator###...
0
0
Comment0
RISC-Vソースコード読書会(5)
仮想アドレスサポート### 今回はRIDECOREに不足している部分なので、読むソースが無い。そのため、設計指針を記述する。 RIDECOREは実記憶マシンであるため、Linuxが動作するために...
1
0
Comment0
RISC-Vソースコード読書会(7)
<ID>## 命令デコーダ### RISCVの命令デコーダであり、RV32Iの一部となっている。一部というのは除算が省略されているため。また、自身がマイクロアーキ屋であることから、I...
1
0
Comment0
RISC-Vソースコード読書会(4)
BTB### 最後に残ったのがBTB(Branch Target Buffer)である。分岐先バッファとは、そのネーミングから分岐先命令キャッシュとの印象を持っていたが、一般には分岐元アドレスを...
1
0
Comment0
RISC-Vソースコード読書会(3)
分岐予測器## いよいよ本題の分岐予測器に入ってきた。分岐予測器はこの読書会で言うところの加速器の一種で、分岐予測器の出力結果により、BTB(分岐先バッファ)で検索された分岐先を使うか使わないか...
4
4
Comment0
RISC-Vソースコード読書会(1)
Linuxソースコード読書会## その昔、あるところにLinuxのソースコードを読む読書会があり、ある期間出席したことがあった。その時は担当のメモリバディシステム部分を、良く分からないながらも紹...
34
18
Comment2
RISC-Vソースコード読書会(2)
パイプライン## 以下、パイプラインステージを<>で表すことにする。 分岐予測器を読み始めようと思ったが、やはり基本のパイプラインの構造理解が必要だと感じたので、パイプラインの頭から...
7
5
Comment0
16 search resultsShowing 1~16 results
Qiita is a knowledge sharing service for engineers.
- You can follow users and tags
- You can stock useful information
- You can make edit suggestions for articles