• 桜井 厚@mocapapa

    昔FM-7 Z80カード、FM-77ディスプレイサブシステム、FM-77AV多色原理と論理アーキテクチャを設計しました。その後はプロセッサ設計を31年。現在はISO 26262機能安全エキスパートです。趣味は数学の論文を英語で書くこと。2017年の最優秀論文賞を皮切りに、論文がIEEE国際学会に5年連続6本が採択継続中。

  • AKIRA@jin0g

    機械学習の計算高速化を研究してます。

  • 石谷 太一@taichi-ishitani

    Rubyが得意な半導体屋です (Ruby/SystemVerilog/UVMが得意)

  • Dr. Kiyoshi Ogawa@kaizen_nagoya

    I'm a network designer.I work on TOPPERS SmallestSetProfile Kernel,MISRA-C/C++, STARC RTL Design StyleGuide (Verilog-HDL), and HAZOP.I was an editor of ISO/IEC 15504.

  • @ikwzm

    元へっぽこ電子回路エンジニア。現在隠居中。どちらかというとVHDL派。最近はFPGA+SoC でいろいろやってます。github でもいろいろと公開してます。 https://github.com/ikwzm