@tethys_seesaa

電気系の学生． プログラミングはそんなに得意でもない．

遥か昔、高専の卒業研究ではZ-80アセンブラでモニタプログラム書いてました。 35才でプログラマからISPに転職しましたが、あの頃勉強したことが今になってDeep Learningやら Block Chainの理解に結構役立ってます。歴史は繰り返す(^^)

Rust好きのVeriloger

日々の作業を忘れないために残しておきます。なるべく動作確認したものを記述しますが、ツッコミなどある場合はお知らせください。

I'm a network designer.I work on TOPPERS SmallestSetProfile Kernel,MISRA-C/C++, STARC RTL Design StyleGuide (Verilog-HDL), and HAZOP.I was an editor of ISO/IEC 15504.

1986年生まれの電気エンジニアです。低レイヤ好き。

HDL屋でしたが、今は単なる隠居老人です。

元へっぽこ電子回路エンジニア。現在隠居中。どちらかというとVHDL派。最近はFPGA+SoC でいろいろやってます。github でもいろいろと公開してます。 https://github.com/ikwzm

プログラマ

Developer Advocate, Cloud Platform

Android app developer, Railfan.