自作CPUをRocket chipと比較してBranch Predictor周りを改善してみた
はじめに CPUを１から作成しています。 https://github.com/tomamints/mints-riscv-cpu SystemVerilogで自作しているRV64IMAC CP...
0
0
Comment0
8 search resultsShowing 1~8 results
Stocked
You need to log-in
自作RISC-V CPUで理解するPMP ― OpenSBIとLinuxを動かすための物理メモリ保護
現在着手しているRISC-V CPUで、OpenSBIを経由してLinuxを起動するところまで実装を進めています。 その中で必要になった機能の一つが、PMPです。 PMP: Physical M...
0
0
Comment0
RISC-VのSETSSIPとは何か ― hart間通知の「ドアベル」を理解する
こんにちは。MiNTsという会社の白井です。 以前、勉強用として作成していたRISC-V CPUを、Linuxが動くところまで育てたいと思い、最近また実装を進めています。 参考にしているのはこち...
0
0
Comment0
Sv32のVAからPTEを介してPAまで参照する仕様をまとめました
Sv32 のまとめ（RISC-V 仮想メモリ） ページテーブルは難しいですよね。 自分なりに Sv32 を整理してAIに整理してもらって結局AIの文章になったものを共有します。 Sv32とは S...
1
0
Comment0
RISCVのSFENCE.VMAとかいう
こんにちは。 RISCVの特権仕様書読んでますか？ 昨年の10月くらいに読み始めて一周はしたのですが、 なかなか理解できていないところも多かったので ここでもう一度復習のためにややこしそうなやつ...
0
0
Comment0
ゼロからの自作OS入門の環境構築で詰まったのでここに残しておきます。【Intel Mac】
どうも、27歳からひたすら低レイヤーを触りまくっている白井です。 コンピュータアーキテクチャやCPU周りを勉強していると、 どうやってOSまで繋がるんや？というところがわからないと 自分が今何を...
1
1
Comment0
MMIO（Memory Mapped I/O）についての理解まとめ
MMIOとは何か MMIO（Memory Mapped I/O）とは、周辺機器や ROM・RAM などを「メモリの一部」として扱うための設計手法である。 CPUは基本的に、次の2つのメモリ操作命...
2
1
Comment0
Veryl を SystemVerilog を変換する上で得た学び
はじめに まさかこんな形でQiitaの初投稿をするとは思いもよらず しかも今までソフト側かじっていたのにまさかのHDL投稿となることに 自分では驚きつつ、がんばって書いてみようと思います。 経緯...
9
2
Comment0
8 search resultsShowing 1~8 results
Qiita is a knowledge sharing service for engineers.
- You can follow users and tags
- You can stock useful information
- You can make edit suggestions for articles