FPGAを使って入出力ノイズのレベルを下げるlikers
- Kern-gt@kern-gt
新人組込みエンジニアです。制御・組込み・メカトロ中心に勉強しています。
- 佐藤 郁弥@fumiya_sato
某工作機械メーカーでサーボ屋さんしてます 電源装置やインバータやなんやらの組込みとか制御とか エンベデッド持ちですが組込みなにもわかりません 過去に出した同人誌は以下で無料公開中(Qiita記事にするのが面倒とも) https://techbookfest.org/organization/19230001
- 清水 素釘武@tshimizu8
電子工作、機械学習、脳、人工知能、哲学、ロボットなどをテーマに研究、Makeしています。
- 制御マン モータ@motorcontrolman
モータ制御に関することなら何でも(関しないことも)
- Dr. Kiyoshi Ogawa@kaizen_nagoya
I'm a network designer.I work on TOPPERS SmallestSetProfile Kernel,MISRA-C/C++, STARC RTL Design StyleGuide (Verilog-HDL), and HAZOP.I was an editor of ISO/IEC 15504.
- Ryuichiro Ohira@Rohira
1986年生まれの電気エンジニアです。低レイヤ好き。
- @ikwzm
元へっぽこ電子回路エンジニア。現在隠居中。どちらかというとVHDL派。最近はFPGA+SoC でいろいろやってます。github でもいろいろと公開してます。 https://github.com/ikwzm