石谷太一

@taichi-ishitani

229Contributions

15
Posts 3
Followees 23
Followers

Rubyが得意な半導体屋です (Ruby/SystemVerilog/UVMが得意)

Location

神奈川

Following Organizations

No Organizations you are following

Following tags(12)See all

FPGA CPU HDL RISC-V VHDL SystemVerilog Elixir RSpec UVM Verilog Ruby GitHub

Contributions

article is Stocked

Verylの（自分が提案・実装した）便利機能を紹介する

article is Liked

Verylの（自分が提案・実装した）便利機能を紹介する

article is Stocked

出木杉君演算子 inside

article is Stocked

制御レジスタ (CSR) を自動生成する

article is Stocked

[SystemVerilog] interface と function を組み合わせると便利ですよ、という話

article is Stocked

[SystemVerilog] interface と function を組み合わせると便利ですよ、という話

comment on this article is Liked

windows11でIMEが勝手に全角英数モードになる件

comment on this article is Liked

VHDLユーザがSystemVerilogでハマったところの記録

article is Liked

制御レジスタ (CSR) を自動生成する

edit request to this article is accepted

LEDを1Hzで点滅させる回路を作成する