石谷太一

@taichi-ishitani

233Contributions

15
Posts 3
Followees 23
Followers

Rubyが得意な半導体屋です (Ruby/SystemVerilog/UVMが得意)

Location

神奈川

Following Organizations

No Organizations you are following

Following tags(12)See all

FPGA CPU HDL RISC-V VHDL SystemVerilog Elixir RSpec UVM Verilog Ruby GitHub

Contributions

article is Liked

出木杉君演算子 inside

article is Liked

型のパラメータ化と interface based typedef

article is Liked

RTL で依存性の注入（っぽいこと）をする

article is Liked

[UVM] PLI なしで Backdoor アクセスを実現する

article is Stocked

Verylの（自分が提案・実装した）便利機能を紹介する

article is Liked

Verylの（自分が提案・実装した）便利機能を紹介する

article is Stocked

出木杉君演算子 inside

article is Stocked

制御レジスタ (CSR) を自動生成する

article is Stocked

[SystemVerilog] interface と function を組み合わせると便利ですよ、という話

article is Stocked

[SystemVerilog] interface と function を組み合わせると便利ですよ、という話