Raspberry Pi CM4 用 Mini-ITX IO Board を、AIエージェント（Codex が KiCad CLI 経由で設計）が作る開発ログの第2回です。
第1回（Qiita／dev.to 英語版）では「ERC 0件・DRCエラー244件・未配線1,464区間」という状態でした。今回は配線修正とエラー解消が進み、結果を正式な design/ の設計ファイルへ採用しました。ただし結論から言うと、設計全体を「完成・問題なし・製造可能」とは判定していません。理由は後半で説明します。
正式版の全体再検査（2026年10月25日11:42 JST 完了）
採用した基板は 170×170mm・8層、963フットプリント、回路図978シンボル／12シート、配線・ビア合計18,500要素です。
| 検査項目 | 第1回（10/24） | 今回（10/25） |
|---|---|---|
| ERCエラー | 0件 | 0件 |
| DRCエラー | 244件 | 0件 |
| 未接続・未配線 | 1,464区間 | 0件 |
| 回路図とPCBの不一致 | 0件 | 0件 |
| 残存警告 | 188件 | 124件（銅箔細片94・ビア21・配線端9） |
| 検査中の入力ファイル変更 | — | なし・52ファイル照合 |
警告が124件残っているため、厳密な静的全検査合格フラグは false、全体検証スクリプトの終了値は 1 です。「エラー0」と「全検査合格」は別物として記録しています。
表面。シルクにはまだ「ROUTED ENGINEERING PROTOTYPE / DO NOT FABRICATE」と入っています。
裏面。電源段とATXコネクタの裏側が見えます。
今回の主な修正
- 高速差動配線の区間修正：AC結合コンデンサの前後を分けて確認し、長さ誤差の相殺、層構成、ビアの使用深さの差を修正しました。D5では両側のコンデンサをB面へ揃え、クロック終端抵抗も配置し直しました。既存信号の参照GND面に新しい欠損が生じないことも確認しています。
- 電源監視窓の修正：R119を150Ω→200Ω、R272を9.31kΩ→9.42kΩへ変更し、回路図・PCB・BOM・部品情報を同期しました。U300.A8のピン型も実際の出力に訂正しました。
- 検証スクリプトの修正：古い電源集計への依存と、絶対パス／相対パスの照合不具合を修正しました。現在の基板・部品情報・実行済み解析結果が一致することを検査します。
シミュレーション再実行：静的条件では成立、起動解析も完走
採用した同じ基板で再計算しました。
- 6基本電源の384条件の受動SPICE
- 357点の共有GNDを含む電圧降下
- 68本の制御・検出経路、16電源区間、48コンデンサ経路
- 32,768条件のPG／UV解析（4分岐の最小PG再投入余裕は約5.345mV）
いずれも宣言した静的条件内では成立しています。
さらに、原版ADI／Nexperiaモデルによる4分岐×「起動・出力短絡・通常入力喪失」の12ケースもすべて300msまで数値計算を完了し、保存波形に対する限定的な端子電圧・MOSFET電圧のチェックを通過しました。第1回ではメーカー電源モデルによる起動解析が2回とも実行時間上限で中断し未判定だったので、ここは明確な前進です。
それでも「製造可能」と言わない理由：未解決の負電圧
一方、上流BUCK側へ1mΩの短絡を加える別の内部故障診断では、最新基板でも次の結果が残りました。
| LTC4229端子 | 保存波形の最小値 |
|---|---|
| IN | 約−1.338V |
| DSRC | 約−1.353V |
これは−0.3Vを下限とするチェックを満たしません。追加コンデンサ・スナバ案でも解消できなかったため、その案は基板へ採用していません。
公平のために書いておくと、この解析は仮定した寄生インダクタンス・容量・電源応答を使う部分モデルなので、実機が破損することの証明にはなりません。ただし「モデルが間違っているかもしれない」は合格の理由にもなりません。解消できないまま残っている以上、判定は保留です。
このため、製造用Gerber・ドリル・実装データの発行は保留しています。変更前の設計と説明資料は採用前バックアップに保存済みです。
残っている課題は、故障耐性、完全な電源制御ループ、高速SI、熱・EMI、実機の同時I/O、ケース・実装・製造工程の確認です。
おわりに
「AIエージェントが基板を設計した」という話は、エラーが0になった時点で完成として語ると簡単です。ただ今回のループが一貫してやっているのは、合格と言えないものは合格と言わない、という線引きでした。警告124件と負電圧の問題が残る限り、シルクの「DO NOT FABRICATE」はまだ外せません。
部分モデルのSPICEで絶対最大定格を超える端子電圧が出たとき、皆さんならモデルの仮定と回路側のどちらから疑いますか。よければコメントで教えてください。
第1回：Qiita版／dev.to英語版。英語版の第2回は dev.to に公開しました：From 1,464 Unrouted Nets to Zero