中学数学から始めるCMOSアナログ集積回路の実践エクセルHTML計算演習80講

MOSFET・最小二乗法・ミラー効果・負帰還・LDO・Buck・ADC・ΔΣ変調器のお困り事を、数学と生成AIで解決する

はじめに

CMOSアナログ集積回路の設計では、数式を暗記しているだけでは回路のお困り事を解決できない。

例えば、MOSFETの電流を増やしたい場合、単純にW/Lを大きくすればよいとは限らない。寄生容量、消費電流、動作領域、出力抵抗、レイアウト面積なども変化するからである。

また、2段構成CMOSオペアンプのDCゲインが十分でも、ミラー効果や寄生容量によって位相余裕が不足し、負帰還をかけたときに発振する場合がある。

Buckコンバータでも、平均化モデルで求めた位相余裕が十分だからといって、ピーク電流モード制御のサブハーモニック発振まで防止できるわけではない。

本教材では、こうした実際の設計で発生するお困り事を出発点として、中学数学からラプラス変換、Z変換、最小二乗法までを段階的に学ぶ。

各講では具体的な数値を固定しない。 電源電圧、電流、抵抗、容量、MOSFETパラメータ、測定データ、設計仕様を入力し、代入して解く方式とする。

また、問題文は単なる計算指示ではなく、なぜその計算が必要なのか、どのような設計判断につながるのかまで説明する。

共通の演習形式

各講を次の5項目で統一する。

1. お困り事・課題文： 回路設計上の状況、問題が発生する理由、解決したい内容を文章で説明する。
2. 入力パラメータ： 変更可能な設計条件と要求仕様を示す。
3. 使用する数式： 計算モデルと成立条件を明示する。
4. 計算・検算： 求める値と、独立した検算方法を指定する。
5. PASS/FAIL： 計算が正しいか、設計仕様を満たすかを別々に判定する。

逆ラプラス変換、逆Z変換、複雑な極の計算は生成AIに依頼してよい。ただし、回路モデルを立てること、計算結果を検算すること、設計上の改善策を選ぶことは演習に含める。

第1部 中学数学・直流回路・MOSFET・最小二乗法

第1講 SI接頭辞と消費電力

お困り事・課題文

CMOS集積回路では、バイアス電流がμA単位、電源電圧がV単位、消費電力がmW単位で指定されることが多い。これらの単位を取り違えると、回路全体の消費電力を大きく見積もったり、逆に過小評価したりする。

設計中のCMOS回路について、電源電圧と消費電流を入力し、消費電力を求めなさい。さらに、要求仕様として与えられた最大消費電力から許容電流を逆算し、現在のバイアス条件を維持できるか判定しなさい。仕様を満たさない場合は、電源電圧とバイアス電流のどちらを変更すべきか、回路動作への影響も含めて考察しなさい。

入力パラメータ： VDD、IDD、Pmax。

使用する数式：

P = VDD × IDD

IDD,max = Pmax/VDD

検算・判定： 求めた消費電力を電源電圧で割り、元の電流に戻ることを確認する。P≤Pmaxなら設計PASS。

第2講 オームの法則と抵抗値の逆算

お困り事・課題文

CMOS回路のバイアス生成や評価回路では、抵抗に流す電流を所定の範囲へ収める必要がある。抵抗値を小さくすると電流が増える一方、消費電力も増加する。抵抗値を大きくすると消費電力を抑えられるが、必要な電流を確保できない場合がある。

印加電圧と目標電流を入力し、必要な抵抗値を計算しなさい。次に、選択した抵抗値に対して実際に流れる電流と抵抗の消費電力を求めなさい。抵抗値が製造ばらつきによって変動した場合も計算し、許容電流範囲と消費電力上限を同時に満たすか確認しなさい。

入力パラメータ： V、Itarget、R、抵抗許容差、Imin、Imax、Pmax。

使用する数式：

R = V/Itarget

I = V/R

P = V²/R

検算・判定： V=IRを確認する。電流範囲と消費電力上限の両方を満たした場合に設計PASS。

第3講 抵抗分圧と一次方程式

お困り事・課題文

LDOやオペアンプの帰還回路では、電源電圧や出力電圧を抵抗分圧して比較器やエラーアンプへ入力する。分圧比が正しくなければ、目標電圧と実際の帰還電圧が一致しない。

入力電圧、目標分圧電圧、片側の抵抗値を入力し、もう一方の抵抗値を一次方程式から求めなさい。さらに、抵抗の許容差を考慮した最大・最小分圧電圧を計算し、要求精度を満たすか判定しなさい。帰還入力に無視できない電流が流れる場合には、理想的な分圧式が成立しなくなる理由も説明しなさい。

入力パラメータ： VIN、R1、R2、Vtarget、抵抗許容差、許容電圧誤差。

使用する数式：

VOUT = VIN × R2/(R1+R2)

R2 = R1 × VOUT/(VIN-VOUT)

検算・判定： 逆算した抵抗値を元の分圧式へ代入する。

第4講 MOSFETの動作領域と不等式

お困り事・課題文

CMOSアナログ集積回路では、MOSFETを飽和領域で動作させることが重要になる。電源電圧や出力電圧が変化すると、ドレイン・ソース間電圧が不足し、MOSFETが線形領域へ移行する場合がある。

ゲート、ソース、ドレイン、しきい値の各電圧を入力し、NMOSの動作領域を判定しなさい。さらに、飽和領域を維持するためのドレイン電圧の下限を逆算しなさい。出力信号が変動した場合にも飽和条件を維持できるか確認し、十分な電圧ヘッドルームを確保するための設計条件を求めなさい。

入力パラメータ： VG、VS、VD、VTH、必要ヘッドルーム。

使用する数式：

VGS = VG-VS
VDS = VD-VS
VOV = VGS-VTH

飽和条件：
VGS > VTH
VDS >= VOV

検算・判定： 飽和条件と追加のヘッドルーム仕様を別々に確認する。

第5講 カレントミラーと比例計算

お困り事・課題文

CMOSアナログ回路では、基準電流から複数のバイアス電流を生成するためにカレントミラーを使用する。しかし、MOSFETの寸法比を変更しただけで、常に理想的な電流比が得られるわけではない。

基準側と出力側のMOSFET寸法を入力し、理想的な出力電流を求めなさい。次に、目標電流から必要なW/Lを逆算しなさい。さらに、出力側MOSFETのVDSが基準側と異なる場合、チャネル長変調によって電流誤差が生じる理由を説明し、単純な比例式が成立する条件を整理しなさい。

入力パラメータ： IREF、W1、L1、W2、L2、目標電流、λ、各VDS。

使用する数式：

IOUT/IREF ≈ (W2/L2)/(W1/L1)

検算・判定： 寸法比と電流比を比較する。チャネル長変調を考慮する場合は別途補正する。

第6講 連立方程式と最小二乗法でアンプのゲインを求める

お困り事・課題文

CMOSアンプのゲインと入力換算オフセットを評価するために、入力電圧を変化させながら出力電圧を測定した。しかし、測定値には雑音や量子化誤差が含まれるため、任意の2点だけを選んで直線を求めると、選択した測定点によってゲインが変わってしまう。

複数の入力電圧と出力電圧の測定データを入力し、出力電圧を一次関数で近似しなさい。残差平方和を定義し、ゲインとオフセットについて偏微分することで2本の正規方程式を導出しなさい。その連立方程式を解いてゲインとオフセットを求め、ExcelのSLOPE、INTERCEPT、LINESTの結果と比較しなさい。

最後に、各測定点の予測値と残差を計算し、直線近似が妥当か確認しなさい。大きな残差が特定の入力範囲に集中する場合は、アンプの非線形性や出力飽和を疑い、使用する測定範囲を再検討しなさい。

入力パラメータ： VIN配列、VOUT配列、目標ゲイン、ゲイン許容差、オフセット上限。

使用する数式：

VOUT = A×VIN+B

S = Σ[yi-(Axi+B)]²

A = [nΣ(xy)-ΣxΣy]/
    [nΣ(x²)-(Σx)²]

B = (Σy-AΣx)/n

検算・判定： 正規方程式、Excelの回帰結果、残差平方和を照合する。ゲインとオフセットの両方が仕様内なら設計PASS。

第7講 MOSFETの平方則とW/L

お困り事・課題文

NMOSのドレイン電流を目標値へ調整するために、MOSFETのW/Lを決める必要がある。しかし、同じ電流を得る場合でも、オーバードライブ電圧を小さくすると必要なW/Lが大きくなり、寄生容量や面積が増加する可能性がある。

目標ドレイン電流、電流係数、オーバードライブ電圧を入力し、長チャネル平方則から必要なW/Lを逆算しなさい。次に、VOVを変更した場合のW/Lの変化を調べ、低電圧動作と素子面積のトレードオフを説明しなさい。短チャネルMOSFETでは平方則からずれることも確認し、実際の設計ではPDKのモデルを使用する必要がある理由を整理しなさい。

入力パラメータ： ID、μCox、VOV、W、L、許容面積。

使用する数式：

ID = (μCox/2)(W/L)VOV²

W/L = 2ID/(μCox VOV²)

検算・判定： 逆算したW/Lを電流式へ再代入する。

第8講 gmとgm/ID

お困り事・課題文

CMOSアンプの増幅能力を高めたいが、消費電流を無制限に増やすことはできない。そこで、単位電流あたりの相互コンダクタンスを表すgm/IDを使用し、電流効率を比較する。

ドレイン電流とオーバードライブ電圧を入力し、gmとgm/IDを計算しなさい。さらに、目標gmと最大消費電流から必要なgm/IDを逆算しなさい。VOVを小さくすると電流効率が改善する一方、動作領域、速度、ミスマッチ、寄生容量とのトレードオフが発生する理由も説明しなさい。

入力パラメータ： ID、VOV、gm_target、IDD_max。

使用する数式：

gm = 2ID/VOV

gm/ID = 2/VOV

検算・判定： 平方則をVGSで微分し、gmを独立に求める。

第9講 最小二乗法でチャネル長変調係数λを抽出する

お困り事・課題文

共通ソースアンプの利得を計算するためには、MOSFETの出力抵抗roを把握する必要がある。しかし、理想的な飽和領域のMOSFETではIDがVDSに依存しないと仮定するため、そのままでは有限のroを評価できない。

VGSを一定に保ちながらVDSを変化させ、ドレイン電流IDを測定したデータを入力しなさい。まず、各測定点が飽和領域にあることを確認し、チャネル長変調を含む電流式を一次関数へ変形しなさい。

次に、最小二乗法で切片と傾きを抽出し、チャネル長変調係数λと出力抵抗roを計算しなさい。さらに、gmを入力してMOSFETの真性利得gmroを求めなさい。

最後に、チャネル長Lを変更した複数の測定データを比較し、λ、ro、真性利得の変化を評価しなさい。測定範囲によって回帰結果が大きく変わる場合は、線形近似が成立するVDS範囲を再検討しなさい。

入力パラメータ： VDS配列、ID配列、VGS、VTH、gm、L、ro_min、Av_min。

使用する数式：

ID = ID0(1+λVDS)

ID = a+bVDS

a = ID0
b = ID0λ

λ = b/a

ro = 1/b

Av,intrinsic = gmro

検算・判定： 最小二乗法の傾きと、動作点近傍の差分から求めたdID/dVDSを比較する。roと真性利得が要求仕様を満たすか判定する。

第10講 MOSFETの直流設計総合演習

お困り事・課題文

MOSFETの寸法、バイアス電流、オーバードライブ電圧を個別に設計しても、すべての仕様を同時に満たすとは限らない。例えば、電流を増やすことでgmを改善できても、消費電力が増え、電圧ヘッドルームが不足する場合がある。

MOSFETの電源電圧、各端子電圧、電流、gm、roを入力し、飽和条件、消費電力、真性利得をまとめて評価しなさい。仕様を満たさない項目を特定し、W/L、VOV、ID、Lのうち、どのパラメータを変更すべきか検討しなさい。

入力パラメータ： VDD、VG、VS、VD、VTH、ID、gm、ro、各仕様値。

使用する数式：

VOV = VGS-VTH

P = VDD×ID

Av = gmro

検算・判定： 飽和領域、消費電力、利得を独立して判定し、すべて満たした場合のみ総合PASS。

第2部 MOSFETの小信号モデル・寄生容量・ミラー効果

第11講 共通ソースアンプの小信号利得

お困り事・課題文

共通ソースアンプのDC動作点は適切なのに、期待した電圧利得が得られない。MOSFETの出力抵抗roだけを使って利得を計算していたが、実際には出力端子に負荷抵抗が接続されており、合成抵抗が小さくなっている可能性がある。

gm、ro、負荷抵抗RLを入力し、小信号等価回路を描いて電圧利得を導出しなさい。さらに、目標利得を満たすために必要な負荷抵抗を逆算しなさい。負荷抵抗を十分大きくしても利得が頭打ちになる理由を説明し、MOSFET自身のroを改善する必要があるか判断しなさい。

入力パラメータ： gm、ro、RL、目標利得。

使用する数式：

Rout = ro×RL/(ro+RL)

Av = -gm×Rout

検算・判定： RLが十分大きい極限でAv≈-gmroとなることを確認する。

第12講 MOSFETの寄生容量と入力帯域

お困り事・課題文

MOSFETのDC利得が要求仕様を満たしていても、入力信号の周波数を上げると利得が低下する場合がある。これはゲート・ソース間容量、ゲート・ドレイン間容量、配線容量などによって入力ノードに極が形成されるためである。

寄生容量と信号源抵抗を入力し、入力ノードの等価容量と極周波数を求めなさい。容量を増減させた場合の帯域変化を計算し、要求帯域を満たすために許容される最大入力容量を逆算しなさい。寄生容量を単純にすべて足してよい条件と、ミラー効果を考慮する必要がある条件も整理しなさい。

入力パラメータ： Cgs、Cgd、配線容量、RS、Av、要求帯域。

使用する数式：

fp = 1/(2πRS CIN)

検算・判定： 等価入力容量を定義したうえで計算する。要求帯域以上ならPASS。

第13講 ミラー効果による入力容量の増大

お困り事・課題文

共通ソースアンプでは、ゲートとドレインの間に存在するCgdが、入力側から見ると実際の容量値より大きく見える。これは入力電圧と出力電圧が逆相で変化し、Cgdの両端に大きな電圧変化が発生するためである。

Cgs、Cgd、電圧利得Avを入力し、ミラー効果による等価入力容量を計算しなさい。利得を変更したときの入力容量を比較し、高利得化が帯域に与える影響を説明しなさい。さらに、入力容量を上限以下に抑えるために許容される利得またはCgdを逆算しなさい。

入力パラメータ： Cgs、Cgd、Av、CIN_max。

使用する数式：

CM,in = Cgd(1-Av)

CIN = Cgs+CM,in

検算・判定： Cgdを流れる電流から等価入力容量を導出する。利得一定の近似が成立する周波数範囲を確認する。

第14講 ミラー効果による帯域低下

お困り事・課題文

共通ソースアンプの利得を増やしたところ、低周波の増幅率は改善したが、高周波信号を十分に増幅できなくなった。ミラー効果によって入力容量が増加し、信号源抵抗との組み合わせで入力極が低周波側へ移動した可能性がある。

信号源抵抗、Cgs、Cgd、電圧利得を入力し、ミラー効果を考慮した入力極を求めなさい。次に、ミラー効果を無視した場合と比較し、帯域がどの程度低下するか計算しなさい。要求帯域を満たすために必要な信号源抵抗の上限を逆算し、利得を維持したまま帯域を改善する方法を考察しなさい。

入力パラメータ： RS、Cgs、Cgd、Av、fmin。

使用する数式：

CIN = Cgs+Cgd(1-Av)

fp = 1/(2πRS CIN)

検算・判定： fp≥fminを確認する。単極近似が不適切な場合は全小信号モデルで再評価する。

第15講 ミラー効果のメリットとデメリット

お困り事・課題文

ミラー効果は、共通ソースアンプでは入力容量を増加させる望ましくない現象として扱われる。一方、2段構成CMOSオペアンプでは、補償容量を意図的に接続して支配極を形成し、負帰還の安定性を改善するために利用される。

寄生Cgdによる入力容量の増加と、意図的に接続するミラー補償容量Ccの効果を、それぞれ計算しなさい。入力帯域の低下、極分離、位相余裕、スルーレートの観点からメリットとデメリットを整理しなさい。補償容量を大きくすれば必ず安定になるわけではない理由も考察しなさい。

入力パラメータ： Cgd、Cc、Av、gm1、補償電流、要求GBW、要求SR。

使用する数式：

CM,in = Cgd(1-Av)

GBW ≈ gm1/(2πCc)

SR ≈ I/Cc

検算・判定： 寄生容量の問題と意図的な周波数補償を区別し、GBWとSRを同時に評価する。

第16講 カスコード構成とミラー効果の抑制

お困り事・課題文

共通ソースアンプの利得を高くすると、Cgdによるミラー効果が大きくなり、入力帯域が制限される。そこで、入力MOSFETのドレイン電圧変動を抑えるカスコード構成を採用し、ミラー効果を低減することを検討する。

通常の共通ソース構成とカスコード構成について、入力MOSFETのドレイン電圧利得をそれぞれ入力し、等価入力容量と入力極を比較しなさい。カスコードによる帯域改善を計算したうえで、追加MOSFETによる電圧ヘッドルームの減少も評価しなさい。

入力パラメータ： Cgs、Cgd、各構成のAv、RS、VDD、必要ヘッドルーム。

使用する数式：

CIN = Cgs+Cgd(1-Av)

fp = 1/(2πRS CIN)

検算・判定： 帯域と電圧ヘッドルームの両方が仕様内ならPASS。

第3部 dB・交流・微分方程式・ラプラス変換

第17講 電圧利得とdB

お困り事・課題文

CMOSアンプの仕様書では、電圧利得がV/VではなくdBで示されることが多い。複数段のアンプを接続するとき、電圧比をそのまま足すと誤った結果になる。

各段の電圧利得を入力し、V/VとdBを相互変換しなさい。複数段の総合利得を電圧比の積とdBの和の両方で求め、結果が一致することを確認しなさい。負の電圧利得が位相反転を意味することも説明しなさい。

入力パラメータ： 各段のAv、目標利得。

数式： GdB=20log10|Av|、Av,total=ΠAv,i。

検算・判定： 2通りの総合利得が一致するか確認する。

第18講 dBV・RMS・ピーク電圧

お困り事・課題文

FFTで観測した信号レベルをdBVで表示すると、実際の電圧振幅を直感的に把握しにくい。アンプの入力範囲や出力振幅を評価するためには、RMS、ピーク、ピークツーピーク電圧への変換が必要になる。

dBV値を入力し、正弦波のRMS電圧、ピーク電圧、ピークツーピーク電圧を求めなさい。さらに、電源電圧と出力振幅制限を入力し、信号がクリッピングする可能性を判定しなさい。

入力パラメータ： LdBV、VOUT_max、VOUT_min、DC中心電圧。

数式：

Vrms = 10^(LdBV/20) V

Vpeak = √2×Vrms

Vpp = 2Vpeak

検算・判定： dBVへ逆変換し、元の値と比較する。

第19講 正弦波の周期・角周波数・位相差

お困り事・課題文

CMOSアンプの入出力波形をオシロスコープで観測すると、出力波形が入力波形より遅れている場合がある。時間差だけでは周波数ごとの位相特性を比較しにくいため、位相角へ変換する必要がある。

信号周波数と入出力波形の時間差を入力し、周期、角周波数、位相差を求めなさい。周波数を変更した場合に同じ時間遅延が異なる位相差として現れる理由を説明しなさい。

入力パラメータ： f、Δt、位相差上限。

数式： T=1/f、ω=2πf、φ=ωΔt。

検算・判定： 位相差から時間差を逆算する。

第20講 RC時定数とカットオフ周波数

お困り事・課題文

CMOS集積回路のバイアスノードやフィルタ回路では、抵抗と容量によって応答速度が決まる。容量を大きくすると高周波雑音を抑えやすくなる一方、電圧の立ち上がりが遅くなる。

RとCを入力し、時定数とカットオフ周波数を計算しなさい。目標帯域から必要なRまたはCを逆算し、雑音低減と応答速度のどちらを優先するか判断しなさい。

入力パラメータ： R、C、要求帯域、許容時定数。

数式： τ=RC、fc=1/(2πRC)。

検算・判定： τ×2πfc=1を確認する。

第21講 RCステップ応答と到達時間

お困り事・課題文

CMOS回路の電源投入時やバイアス切り替え時には、内部ノードが目標電圧へ到達するまで時間がかかる。DC解析では正常な電圧が得られていても、起動時間の仕様を満たさない場合がある。

R、C、初期電圧、目標電圧を入力し、ステップ応答を計算しなさい。指定した到達率までの時間を求め、要求起動時間を満たすか判定しなさい。容量や抵抗を変更した場合の改善量も求めなさい。

入力パラメータ： R、C、Vinitial、Vfinal、到達率α、許容時間。

数式：

V(t) = Vfinal+(Vinitial-Vfinal)exp(-t/RC)

tα = -RC ln(1-α)

検算・判定： 初期値と最終値を確認する。

第22講 コンデンサ電流とスルーレート

お困り事・課題文

CMOSオペアンプの出力に大きな容量負荷が接続されると、出力電圧の変化速度が制限される。小信号帯域が十分でも、大振幅の高速信号ではスルーレート不足によって波形が歪む。

容量と充放電電流を入力し、最大電圧変化速度を計算しなさい。必要な電圧振幅と応答時間から要求スルーレートを逆算し、電流を増やす必要があるか判定しなさい。

入力パラメータ： I、C、ΔV、許容時間、SRmin。

数式： SR=I/C、t=ΔV/SR。

検算・判定： I=C×dV/dtを確認する。

第23講 RC回路の微分方程式

お困り事・課題文

RC回路の時間応答を理解するには、暗記した指数関数を使うだけでなく、回路図から微分方程式を立てられる必要がある。

抵抗電流とコンデンサ電流をキルヒホッフの法則で結び、入力電圧と出力電圧の関係を微分方程式として表しなさい。さらに、定常状態で微分項が消えることを利用し、DC解析の結果と一致するか確認しなさい。

入力パラメータ： R、C、VIN(t)、初期電圧。

数式： RC×dVOUT/dt+VOUT=VIN。

検算・判定： 電流の単位と定常状態の関係を確認する。

第24講 ラプラス変換と伝達関数

お困り事・課題文

微分方程式のままでは、周波数ごとのゲインや位相を求めることが難しい。そこで、RC回路の微分方程式をラプラス変換し、伝達関数として整理する。

初期条件を明示してラプラス変換を行い、入力と出力の比から伝達関数を求めなさい。極の位置を求め、時定数とカットオフ周波数との関係を説明しなさい。

入力パラメータ： R、C、初期条件。

数式： H(s)=1/(1+sRC)。

検算・判定： s=0のDCゲインと極周波数を確認する。

第25講 逆ラプラス変換を生成AIに依頼する

お困り事・課題文

伝達関数から時間応答を求めたいが、部分分数分解や逆ラプラス変換に時間がかかる。実務では、計算手順そのものよりも、得られた応答が回路の仕様を満たすか判断することが重要になる。

伝達関数と入力波形を生成AIに渡し、逆ラプラス変換によって時間応答を求めさせなさい。ただし、結果をそのまま採用せず、初期値、最終値、元の微分方程式への代入によって検算しなさい。指定されたセトリング精度へ到達する時間を計算し、要求仕様と比較しなさい。

入力パラメータ： H(s)、X(s)、初期条件、許容誤差、許容時間。

数式： Y(s)=H(s)X(s)、y(t)=L^-1。

検算・判定： 初期値、最終値、微分方程式への再代入を確認する。

第26講 インパルス応答と逆ラプラス変換

お困り事・課題文

回路の過渡応答を評価するとき、ステップ応答だけでなくインパルス応答を理解しておくと、入力信号に対する出力の計算へ応用できる。

伝達関数を入力し、生成AIにインパルス応答を求めさせなさい。得られたインパルス応答を積分し、単位ステップ応答と一致することを確認しなさい。さらに、インパルス応答の減衰速度と極の位置の関係を説明しなさい。

入力パラメータ： H(s)、初期条件、観測時間。

数式： h(t)=L^-1。

検算・判定： インパルス応答を積分し、ステップ応答と比較する。

第27講 初期値定理・最終値定理による検算

お困り事・課題文

生成AIが求めた時間応答が正しいかどうかを、式の見た目だけで判断することはできない。特に複数の極を持つ回路では、符号や係数の誤りによって、初期値や定常値が不正確になる場合がある。

ラプラス領域の出力Y(s)を入力し、初期値定理と最終値定理によって時間応答の両端を検算しなさい。最終値定理を適用する前には、sY(s)の極を確認し、適用できない条件も説明しなさい。

入力パラメータ： Y(s)、時間領域の計算結果。

数式：

y(0+) = lim[sY(s)]  s→∞

y(∞) = lim[sY(s)]  s→0

検算・判定： 定理の適用条件を満たした場合のみ計算PASSとする。

第28講 極・零点とボード線図

お困り事・課題文

CMOSアンプの周波数特性を評価する際には、単に帯域の数値を見るだけでは不十分である。複数の極や零点によって位相が変化し、負帰還をかけたときの安定性に影響するからである。

伝達関数を入力し、極と零点を求めなさい。次に、生成AIにHTMLのボード線図を作成させ、ゲインと位相を周波数ごとに表示しなさい。計算結果とグラフが一致するか確認し、極や零点を変更した場合の周波数応答を比較しなさい。

入力パラメータ： H(s)、周波数範囲、要求帯域。

数式： H(jω)、GdB=20log10|H(jω)|。

検算・判定： DCゲイン、極周波数、漸近傾斜を確認する。

第4部 CMOSオペアンプ・負帰還・ミラー補償

この章では、制御工学をCMOS集積回路の設計に必要な範囲で学ぶ。対象は負帰還、ループゲイン、極・零点、位相余裕、ステップ応答、セトリング時間である。

第29講 反転・非反転オペアンプのゲイン

お困り事・課題文

CMOSオペアンプを使用して信号を増幅する場合、抵抗比によって閉ループゲインを設定する。しかし、反転構成と非反転構成では、ゲインの式だけでなく、入力インピーダンスや信号の極性も異なる。

入力抵抗と帰還抵抗を入力し、反転アンプと非反転アンプのゲインをそれぞれ求めなさい。目標ゲインから必要な抵抗比を逆算し、入力振幅に対して出力が電源電圧の範囲を超えないか確認しなさい。

入力パラメータ： RIN、RF、RG、VIN、目標ゲイン、出力振幅範囲。

数式： Av,inv=-RF/RIN、Av,noninv=1+RF/RG。

検算・判定： 抵抗電流と仮想短絡の条件を用いて検算する。

第30講 有限開ループ利得と閉ループ誤差

お困り事・課題文

理想オペアンプの式で抵抗比を設計したにもかかわらず、実際の閉ループゲインが目標値からずれている。原因として、CMOSオペアンプの開ループDCゲインが有限であることが考えられる。

開ループ利得と帰還率を入力し、負帰還をかけた閉ループゲインを求めなさい。理想ゲインとの誤差を計算し、要求精度を満たすか判定しなさい。さらに、開ループ利得を改善した場合に誤差がどのように変化するか確認しなさい。

入力パラメータ： A0、β、許容ゲイン誤差。

数式：

ACL = A0/(1+A0β)

ε = 1/(1+A0β)

検算・判定： A0が十分大きい極限でACL≈1/βとなることを確認する。

第31講 必要なDCゲインの逆算

お困り事・課題文

閉ループゲインの精度を改善するために、MOSFETのチャネル長を長くしたり、カスコード構成を採用したりすることを検討している。しかし、必要以上にDCゲインを高めると、面積や寄生容量が増加する可能性がある。

許容ゲイン誤差と帰還率を入力し、必要な開ループDCゲインを逆算しなさい。得られた利得をdBへ変換し、現在のCMOSオペアンプの利得と比較しなさい。仕様を満たす最小限のDCゲインを設計目標として設定しなさい。

入力パラメータ： β、εmax、現在のA0。

数式：

A0,min = (1/εmax-1)/β

検算・判定： 逆算したA0を閉ループ誤差式へ再代入する。

第32講 CMRRと同相信号の漏れ

お困り事・課題文

差動入力CMOSオペアンプでは、2つの入力端子に共通して加わる信号をできるだけ増幅しないことが望ましい。しかし、差動対のミスマッチや電流源の有限出力抵抗によって、同相信号が出力へ漏れる場合がある。

差動利得、同相利得、同相入力振幅を入力し、CMRRと出力誤差を計算しなさい。要求される出力誤差から必要なCMRRを逆算し、現在の回路が仕様を満たすか判定しなさい。

入力パラメータ： Ad、Acm、VCM、許容出力誤差。

数式：

CMRR = 20log10|Ad/Acm|

VOUT,CM = Acm×VCM

検算・判定： CMRRの電圧比表示とdB表示を相互変換する。

第33講 2段構成CMOSオペアンプのDCゲイン

お困り事・課題文

1段のCMOS増幅器だけでは十分なDCゲインが得られないため、2段構成を採用することを検討している。しかし、各段の利得を単純にdBで掛け合わせると誤った結果になる。

第1段と第2段の電圧利得を入力し、総合DCゲインを求めなさい。目標ゲインから各段に必要な利得を逆算し、どちらの段を改善することが効果的か考察しなさい。高利得化によって寄生容量や極の位置が変化する可能性も説明しなさい。

入力パラメータ： A1、A2、A0,min。

数式： A0=A1A2。

検算・判定： V/Vの積とdBの和が一致するか確認する。

第34講 2段アンプの電圧ヘッドルーム

お困り事・課題文

CMOSオペアンプの出力振幅を大きくしたいが、出力段MOSFETのVDSが不足すると飽和領域を維持できなくなる。特に低電源電圧のICでは、必要な電圧ヘッドルームを確保することが難しい。

出力段の各MOSFETについて端子電圧とVOVを入力し、飽和条件を確認しなさい。出力電圧を変化させたとき、どの素子が最初に飽和領域から外れるか調べ、許容出力振幅を求めなさい。

入力パラメータ： VDD、各端子電圧、各VOV、要求出力振幅。

数式： NMOSではVDS≥VOV。PMOSではVSD≥VOV,p。

検算・判定： 出力振幅の両端で全MOSFETの動作領域を確認する。

第35講 ミラー補償容量とGBW

お困り事・課題文

2段構成CMOSオペアンプの位相余裕を改善するため、ミラー補償容量Ccを追加する。しかし、Ccを大きくすると支配極が低周波側へ移動し、GBWやスルーレートが低下する可能性がある。

入力段のgmと補償容量を入力し、支配極補償が成立する近似モデルでGBWを求めなさい。目標GBWから許容されるCcの上限を逆算し、補償容量を変更した場合の帯域変化を評価しなさい。

入力パラメータ： gm1、Cc、GBWmin。

数式： GBW≈gm1/(2πCc)。

検算・判定： CcとGBWの反比例関係を確認する。

第36講 ミラー補償による極分離

お困り事・課題文

2段アンプでは複数の極によって位相遅れが発生する。2つの極がゲイン交差周波数の近くに存在すると、位相余裕が不足しやすくなる。

開ループDCゲインと2つの極を入力し、伝達関数を作成しなさい。ボード線図から各極がゲインと位相に与える影響を確認し、極を離すことで位相余裕がどう変化するか評価しなさい。ミラー補償によって支配極と非支配極を分離する目的を説明しなさい。

入力パラメータ： A0、ωp1、ωp2、β。

数式：

A(s) = A0/
[(1+s/ωp1)(1+s/ωp2)]

検算・判定： 極の位置とボード線図の折れ点を比較する。

第37講 右半平面零点とヌリング抵抗

お困り事・課題文

2段CMOSオペアンプにミラー補償容量を追加したところ、右半平面零点が発生し、位相余裕を悪化させる場合がある。これは補償容量を通じたフィードフォワード電流が原因になる。

第2段のgmと補償容量を入力し、標準的な2段ミラー補償モデルにおけるRHP零点の位置を求めなさい。次に、補償容量と直列にヌリング抵抗を追加し、RHP零点を除去するための抵抗値を計算しなさい。抵抗値を変更すると零点が左半平面へ移動する場合があることも確認しなさい。

入力パラメータ： gm2、Cc、Rz。

数式：

ωz,RHP ≈ gm2/Cc

Rz,null ≈ 1/gm2

検算・判定： 零点の位置だけでなく、ループ全体の位相余裕で評価する。

第38講 0 dB交差周波数と位相余裕

お困り事・課題文

CMOSオペアンプの開ループゲインが十分でも、負帰還をかけたときに出力が振動する場合がある。安定性を評価するためには、帰還ループのゲインが0 dBとなる周波数と、その周波数における位相を求める必要がある。

ループ伝達関数を入力し、0 dB交差周波数を数値計算しなさい。次に、交差周波数における位相を求め、位相余裕を計算しなさい。生成AIにHTMLのボード線図を作成させ、極や補償容量を変更した場合の位相余裕を比較しなさい。

入力パラメータ： L(s)、PMmin。

数式：

|L(jωc)| = 1

PM = 180°+arg L(jωc)

検算・判定： 交差周波数を伝達関数へ再代入し、ゲインが0 dBであることを確認する。複数の交差周波数がある場合はすべて確認する。

第39講 減衰係数とオーバーシュート

お困り事・課題文

負帰還をかけたCMOSオペアンプにステップ信号を入力すると、出力が目標値を超えてから収束する場合がある。オーバーシュートが大きいと、後段のADCや比較器が誤動作する可能性がある。

標準2次閉ループモデルの減衰係数と固有角周波数を入力し、オーバーシュートとピーク時間を求めなさい。要求オーバーシュートを満たすための減衰係数を逆算し、極の位置との関係を説明しなさい。

入力パラメータ： ζ、ωn、Mp,max。

数式：

Mp = exp[-πζ/√(1-ζ²)]

tp = π/[ωn√(1-ζ²)]

検算・判定： 0＜ζ＜1の範囲で適用する。

第40講 2次系の逆ラプラス変換とステップ応答

お困り事・課題文

CMOSオペアンプの閉ループ伝達関数が2次式で表される場合、ステップ応答には減衰振動が含まれることがある。時間応答を手計算で求めることに時間をかけるより、生成AIに逆ラプラス変換を依頼し、設計判断に必要な値を抽出する。

減衰係数と固有角周波数を入力し、生成AIにステップ応答を求めさせなさい。得られた時間応答からピーク値、ピーク時間、セトリング時間を求め、HTMLで波形を表示しなさい。

入力パラメータ： ζ、ωn、入力振幅、許容誤差。

数式：

H(s) = ωn²/
(s²+2ζωns+ωn²)

Y(s) = H(s)/s

検算・判定： 初期値、最終値、極の位置を確認する。

第41講 2次系のインパルス応答

お困り事・課題文

2次系のステップ応答だけでは、伝達関数の時間領域での性質を十分に理解できない。インパルス応答を求めることで、減衰振動の周波数や減衰速度を直接確認できる。

2次伝達関数を入力し、生成AIに逆ラプラス変換を依頼しなさい。インパルス応答を求め、ステップ応答の時間微分と一致することを確認しなさい。さらに、極の実部と虚部が波形に与える影響を説明しなさい。

入力パラメータ： ζ、ωn、観測時間。

数式： h(t)=L^-1。

検算・判定： インパルス応答を積分してステップ応答と比較する。

第42講 ミラー補償容量とスルーレート

お困り事・課題文

2段CMOSオペアンプの位相余裕を改善するために補償容量を大きくしたところ、大信号入力に対する出力の立ち上がりが遅くなった。補償容量を充放電する電流には限界があるため、GBWが十分でもスルーレートが不足する場合がある。

補償容量と充放電電流を入力し、スルーレートを求めなさい。要求される出力電圧変化量と応答時間から必要なスルーレートを逆算し、電流と補償容量のどちらを変更すべきか検討しなさい。

入力パラメータ： Cc、Icharge、Idischarge、ΔV、許容時間。

数式： SR=I/Cc。

検算・判定： 立ち上がりと立ち下がりを別々に判定する。

第43講 セトリング時間と要求精度

お困り事・課題文

CMOSオペアンプをADCの入力バッファやスイッチトキャパシタ回路で使用する場合、クロック周期内に出力が十分な精度まで収束する必要がある。DCゲインやGBWだけでなく、セトリング時間を直接評価しなければならない。

閉ループ伝達関数と許容誤差を入力し、ステップ応答からセトリング時間を求めなさい。単極近似が成立する場合は指数関数から解析的に求め、複数極を持つ場合は時間応答を数値計算しなさい。

入力パラメータ： HCL(s)、許容誤差、許容時間、ステップ振幅。

数式： 単極近似ではts=-τln(ε)。

検算・判定： 指定時刻以降、誤差が許容範囲内に維持されることを確認する。

第44講 2段CMOSオペアンプの総合設計

お困り事・課題文

2段構成CMOSオペアンプでは、DCゲイン、GBW、位相余裕、スルーレート、消費電流を同時に満たす必要がある。ある仕様を改善すると別の仕様が悪化する場合があり、単一のパラメータだけを最適化しても十分ではない。

MOSFETのgm、ro、補償容量、バイアス電流、極・零点を入力し、各性能を計算しなさい。要求仕様を満たさない項目を抽出し、変更すべきパラメータを提案しなさい。変更後は全項目を再計算し、改善による副作用がないか確認しなさい。

入力パラメータ： gm、ro、Cc、IDD、A(s)、β、各要求仕様。

数式： A0、GBW、PM、SR、Pの各評価式。

検算・判定： 全仕様を満たした場合のみ総合設計PASS。

第5部 CMOSの雑音・ミスマッチ・PVT

第45講 MOSFETの熱雑音

お困り事・課題文

CMOSアンプの入力換算雑音が要求仕様を超えている。MOSFETのgmを増やせば熱雑音を低減できる場合があるが、消費電流や寄生容量が増加する可能性がある。

温度、gm、雑音係数を入力し、MOSFETの入力換算熱雑音密度を求めなさい。目標雑音密度から必要なgmを逆算し、電流効率を考慮した改善方法を検討しなさい。

入力パラメータ： T、gm、γ、en,max。

数式： en=√(4kTγ/gm)。

検算・判定： gmを増やした場合の雑音変化を確認する。

第46講 1/f雑音とコーナー周波数

お困り事・課題文

CMOSアンプの低周波測定では、高周波側より雑音が大きくなる場合がある。MOSFETの1/f雑音が支配的になると、DC付近の微小信号を正確に測定することが難しくなる。

白色雑音密度、1/fコーナー周波数、評価周波数を入力し、1/f雑音と合成雑音密度を求めなさい。評価帯域を変更した場合の影響を調べ、チョッパ安定化などの低周波雑音対策が必要か検討しなさい。

入力パラメータ： en,white、fc、f、要求雑音密度。

数式：

en,1/f = en,white√(fc/f)

en,total² = en,white²+en,1/f²

検算・判定： コーナー周波数における白色雑音成分と1/f雑音成分を比較する。

第47講 雑音密度と帯域積分

お困り事・課題文

雑音密度が小さくても、信号帯域が広い場合には積分されたRMS雑音が大きくなる。ADCの入力換算雑音やオペアンプの出力雑音を評価するには、周波数帯域全体の雑音電力を積分する必要がある。

雑音密度の周波数特性と評価帯域を入力し、RMS雑音を計算しなさい。帯域を変更した場合の雑音低減量を求め、要求雑音を満たすための帯域制限を検討しなさい。

入力パラメータ： en(f)、fL、fH、Vrms,max。

数式：

Vrms = √[∫ en²(f)df]

検算・判定： 白色雑音の場合はen√BWの式と比較する。

第48講 Pelgrom則とMOSFETのミスマッチ

お困り事・課題文

CMOS差動対やカレントミラーでは、同じ寸法のMOSFETを使用しても、製造ばらつきによってしきい値電圧や電流係数が一致しない場合がある。素子面積を大きくするとランダムミスマッチを低減できるが、レイアウト面積や寄生容量が増加する。

Pelgrom係数とMOSFET寸法を入力し、しきい値電圧差の標準偏差を求めなさい。要求ミスマッチから必要面積を逆算し、面積増加による寄生容量への影響も考察しなさい。

入力パラメータ： AVT、W、L、σmax。

数式：

σ(ΔVTH) = AVT/√(WL)

WLmin = (AVT/σmax)²

検算・判定： 面積を変更した場合の標準偏差の比を確認する。

第49講 PVTによる動作条件の変動

お困り事・課題文

CMOS集積回路は、製造プロセス、電源電圧、温度によって特性が変化する。公称条件で要求仕様を満たしていても、低温、高温、低電源電圧などの条件では消費電流や利得が仕様から外れる場合がある。

各PVT条件における測定値またはSPICE結果を入力し、消費電流、利得、ヘッドルームなどの最大値と最小値を抽出しなさい。すべての条件で要求仕様を満たすか確認し、最悪条件を特定しなさい。

入力パラメータ： PVT条件別の測定配列、各要求仕様。

数式： 最大値、最小値、偏差率の計算。

検算・判定： すべての評価条件で仕様を満たした場合のみPASS。

第6部 LDOの負帰還・過渡応答・安定性

第50講 LDOの出力電圧設定

お困り事・課題文

CMOS LDOでは、基準電圧と帰還抵抗比によって出力電圧を設定する。抵抗比が不適切だと目標電圧からずれ、後段のアナログ回路やADCの動作に影響する。

基準電圧、帰還抵抗、目標出力電圧を入力し、必要な抵抗比を求めなさい。抵抗の許容差や基準電圧の変動を考慮して出力電圧範囲を計算し、要求精度を満たすか確認しなさい。

入力パラメータ： VREF、R1、R2、VOUT,target、許容誤差。

数式： VOUT=VREF(1+R1/R2)。

検算・判定： 出力電圧を分圧し、VREFと一致することを確認する。

第51講 LDOのドロップアウト電圧

お困り事・課題文

LDOの入力電圧が低下すると、パストランジスタに十分な電圧がかからなくなり、出力電圧を維持できなくなる場合がある。

負荷電流とパストランジスタの等価ON抵抗を入力し、ドロップアウト電圧を求めなさい。目標出力電圧を維持するための最小入力電圧を逆算し、入力電源の最低電圧で正常動作できるか判定しなさい。実際のドロップアウトはゲート駆動条件やMOSFETの動作領域にも依存することを確認しなさい。

入力パラメータ： IOUT、RON、VOUT、VIN,min。

数式： VDROP≈IOUT RON。

検算・判定： VIN,min≥VOUT+VDROPを確認する。

第52講 LDOの効率と損失

お困り事・課題文

LDOはスイッチング電源と異なり、入力電圧と出力電圧の差を主に熱として消費する。負荷電流が大きい場合には、効率だけでなくパストランジスタの発熱も重要になる。

入力電圧、出力電圧、負荷電流、自己消費電流を入力し、入力電力、出力電力、損失、効率を求めなさい。要求効率を満たすための入力電圧や自己消費電流の条件を逆算しなさい。

入力パラメータ： VIN、VOUT、IOUT、IQ、ηmin、Ploss,max。

数式：

PIN = VIN(IOUT+IQ)

POUT = VOUT IOUT

η = POUT/PIN

Ploss = PIN-POUT

検算・判定： 電力収支を確認する。

第53講 ライン・ロードレギュレーション

お困り事・課題文

LDOの出力電圧は一定であることが望ましいが、入力電圧や負荷電流が変化するとわずかに変動する。こうした変動を定量化するために、ラインレギュレーションとロードレギュレーションを評価する。

入力電圧と出力電圧の測定データ、および負荷電流と出力電圧の測定データを入力し、それぞれの変化率を求めなさい。複数の測定点がある場合は最小二乗法で傾きを抽出し、要求仕様と比較しなさい。

入力パラメータ： VIN配列、IOUT配列、VOUT配列、各許容変動。

数式：

Line regulation = ΔVOUT/ΔVIN

Load regulation = ΔVOUT/ΔIOUT

検算・判定： 測定データと回帰直線の残差を確認する。

第54講 LDOのPSRR

お困り事・課題文

LDOの入力電源には、スイッチング電源やデジタル回路からのリップルが含まれる場合がある。入力リップルが出力へ漏れると、後段のアナログ回路の雑音性能が悪化する。

対象周波数におけるPSRRと入力リップルを入力し、出力リップルを求めなさい。要求出力リップルから必要なPSRRを逆算し、周波数ごとのPSRR特性を評価しなさい。

入力パラメータ： PSRR(f)、VIN,ripple(f)、VOUT,ripple,max。

数式：

PSRR = 20log10|VIN,ripple/VOUT,ripple|

検算・判定： 電圧比へ逆変換して確認する。

第55講 LDOの負荷過渡応答

お困り事・課題文

LDOの負荷電流が急増すると、エラーアンプとパストランジスタが応答するまでの間、出力コンデンサから不足電流が供給される。その結果、出力電圧が一時的に低下する。

負荷電流の変化量、出力容量、ESR、制御回路の応答遅延を入力し、ESRによる瞬時電圧変化と容量放電による電圧変化を計算しなさい。要求電圧変動を満たすために必要な出力容量を逆算し、容量増加による安定性への影響も考察しなさい。

入力パラメータ： ΔI、COUT、ESR、Δt、ΔVmax。

数式：

ΔVESR = ΔI×ESR

ΔVC = ΔI×Δt/COUT

ΔV ≈ ΔVESR+ΔVC

検算・判定： 一定電流不足を仮定した近似であることを明示する。

第56講 LDOの出力極とESR零点

お困り事・課題文

LDOの出力コンデンサを変更すると、出力リップルだけでなく負帰還の安定性も変化する。出力容量と負荷抵抗によって出力極が形成され、コンデンサのESRによって零点が形成されるためである。

出力容量、ESR、出力ノードの等価抵抗を入力し、出力極とESR零点を求めなさい。負荷電流を変更した場合の極の移動を計算し、最悪の位相余裕が発生する条件を検討しなさい。

入力パラメータ： COUT、ESR、ROUT、負荷条件。

数式：

fp ≈ 1/(2πROUT COUT)

fz,ESR ≈ 1/(2πESR COUT)

検算・判定： 極・零点の位置とボード線図を照合する。

第57講 LDOのループ安定性総合演習

お困り事・課題文

LDOの出力電圧は正常でも、負荷電流や出力容量を変更すると発振する場合がある。これはエラーアンプ、パストランジスタ、出力極、ESR零点によってループゲインが変化するためである。

LDOのループ伝達関数を入力し、0 dB交差周波数と位相余裕を求めなさい。負荷電流、出力容量、ESRを変更した複数条件を評価し、最悪の位相余裕を特定しなさい。さらに、ステップ応答を計算して負荷過渡応答の要求仕様を満たすか確認しなさい。

入力パラメータ： L(s)、IOUT、COUT、ESR、PMmin、ΔVmax。

数式： PM=180°+arg L(jωc)。

検算・判定： 位相余裕と負荷過渡応答を独立して判定する。

第7部 Buckコンバータ・電流モード制御・サブハーモニック発振

この章では、CMOS電源ICの制御回路に必要な計算を扱う。電圧モード制御の平均化モデルと、ピーク電流モード制御の周期ごとの安定性を区別する。

第58講 Buckのデューティ比とON時間

お困り事・課題文

Buckコンバータで入力電圧から目標出力電圧を生成するには、スイッチング周期に対するON時間の割合を適切に設定する必要がある。

入力電圧、目標出力電圧、スイッチング周波数を入力し、理想的な連続導通モードにおけるデューティ比とON時間を求めなさい。入力電圧が変化した場合に必要なデューティ比を再計算し、最小ON時間と最大デューティ比の制約を満たすか判定しなさい。

入力パラメータ： VIN、VOUT、fs、TON,min、Dmax。

数式： D=VOUT/VIN、TON=D/fs。

検算・判定： インダクタの電圧秒バランスを確認する。

第59講 インダクタ電流の上昇・下降傾き

お困り事・課題文

Buckコンバータのインダクタ電流は、スイッチON期間に増加し、OFF期間に減少する。この傾きを把握していないと、電流リップルやピーク電流、電流モード制御の安定性を正しく評価できない。

入力電圧、出力電圧、インダクタンスを入力し、ON期間とOFF期間の電流傾きを求めなさい。さらに、スイッチング周期を入力し、定常状態でON期間の電流増加量とOFF期間の電流減少量が一致することを確認しなさい。

入力パラメータ： VIN、VOUT、L、fs、D。

数式：

m1 = (VIN-VOUT)/L

m2 = VOUT/L

検算・判定： m1TON=m2TOFFを確認する。

第60講 電流リップルとピーク電流

お困り事・課題文

Buckコンバータのインダクタ電流にはリップルが存在するため、平均出力電流だけでMOSFETやインダクタの定格を決めることはできない。

平均電流、インダクタンス、デューティ比、スイッチング周波数を入力し、電流リップル、最大電流、最小電流を求めなさい。ピーク電流がMOSFETやインダクタの許容値を超えないか確認し、必要なインダクタンスを逆算しなさい。

入力パラメータ： IOUT、VIN、VOUT、L、fs、Ipeak,max。

数式：

ΔIL = (VIN-VOUT)D/(Lfs)

Ipeak = IOUT+ΔIL/2

Imin = IOUT-ΔIL/2

検算・判定： Iminが正であることを確認し、CCMの成立条件を評価する。

第61講 Buckの出力電圧リップル

お困り事・課題文

Buckコンバータの出力には、インダクタ電流リップルによって電圧リップルが発生する。出力容量だけでなく、コンデンサのESRも電圧リップルに影響する。

電流リップル、出力容量、ESR、スイッチング周波数を入力し、容量成分とESR成分をそれぞれ計算しなさい。要求リップルを満たすために必要な容量とESRの条件を求めなさい。実際の波形では両成分のピークが一致するとは限らないため、単純加算は保守的な上界であることも確認しなさい。

入力パラメータ： ΔIL、COUT、ESR、fs、ΔVpp,max。

数式：

ΔVC,pp ≈ ΔIL/(8fsCOUT)

ΔVESR,pp ≈ ΔIL×ESR

検算・判定： 必要に応じて時間領域波形から実際の最大・最小電圧を求める。

第62講 MOSFETの導通損失とスイッチング損失

お困り事・課題文

Buckコンバータの効率が低い場合、MOSFETの導通損失とスイッチング損失が原因になっている可能性がある。RDS(on)を小さくすると導通損失は減るが、MOSFETのサイズやゲート容量が増える場合がある。

電流、ON抵抗、入力電圧、スイッチング時間、周波数を入力し、導通損失とスイッチング損失を計算しなさい。さらに、スイッチング周波数を変更した場合の損失を比較し、効率と回路サイズのトレードオフを検討しなさい。

入力パラメータ： IRMS、RDS(on)、VIN、ISW、tr、tf、fs、損失上限。

数式：

Pcond = IRMS²RDS(on)

Psw ≈ VIN ISW(tr+tf)fs/2

検算・判定： ハイサイド・ローサイドの導通時間、ゲート駆動損失、デッドタイム損失を別途確認する。

第63講 Buckの効率と損失予算

お困り事・課題文

Buckコンバータの効率目標を達成するには、MOSFETだけでなく、インダクタ、ゲート駆動回路、制御ICなどの損失を合計して評価する必要がある。

各部品の損失と出力電力を入力し、総損失と効率を求めなさい。目標効率から許容される総損失を逆算し、どの損失を優先的に削減すべきか判断しなさい。

入力パラメータ： POUT、各損失、ηmin。

数式：

Ploss = ΣPi

η = POUT/(POUT+Ploss)

Ploss,max = POUT(1/ηmin-1)

検算・判定： 入力電力と出力電力の差が総損失と一致することを確認する。

第64講 BuckのLC共振周波数

お困り事・課題文

BuckコンバータのLCフィルタには共振周波数が存在し、電圧モード制御の周波数特性に影響する。インダクタンスや出力容量を変更すると共振周波数が移動するため、補償回路の設計にも影響する。

LとCを入力し、理想LC共振周波数を求めなさい。目標共振周波数から必要なLまたはCを逆算し、出力リップルや過渡応答との関係を考察しなさい。

入力パラメータ： L、COUT、目標共振周波数。

数式： f0=1/(2π√LC)。

検算・判定： LとCの積から逆算して確認する。

第65講 電圧モードBuckの小信号伝達関数

お困り事・課題文

Buckコンバータの出力電圧を負帰還で制御するには、デューティ比の変化が出力電圧へどのように伝わるか理解する必要がある。

理想CCMのBuckについて、インダクタ電流と出力電圧の微分方程式を立て、ラプラス変換によってデューティ比から出力電圧までの伝達関数を導出しなさい。極を求め、LC共振周波数との関係を説明しなさい。

入力パラメータ： VIN、L、COUT、RLOAD。

数式：

Gvd(s) = VIN/
[LCs²+(L/RLOAD)s+1]

検算・判定： DCゲインと極の位置を確認する。

第66講 電圧モードBuckの位相余裕

お困り事・課題文

電圧モードBuckでは、LCフィルタによる位相遅れによって負帰還が不安定になる場合がある。出力電圧を目標値へ調整できても、負荷変動時に振動が発生する可能性がある。

電力段の伝達関数と補償器の伝達関数を入力し、ループゲインを作成しなさい。0 dB交差周波数と位相余裕を計算し、要求仕様を満たすか判定しなさい。補償器の零点やゲインを変更し、位相余裕と応答速度のトレードオフを評価しなさい。

入力パラメータ： Gvd(s)、C(s)、帰還率、PMmin。

数式： L(s)=C(s)Gvd(s)β。

検算・判定： ボード線図と数値計算を比較する。

第67講 ピーク電流モード制御の基本動作

お困り事・課題文

ピーク電流モード制御では、スイッチング周期ごとにインダクタ電流を監視し、電流指令値へ到達した時点でスイッチをOFFする。電圧モード制御とは異なり、電流検出とコンパレータの動作が制御に直接関係する。

入力電圧、出力電圧、インダクタンス、スイッチング周波数、電流指令値を入力し、ON期間の電流上昇、OFF期間の電流下降、ピーク電流を計算しなさい。定常状態の電流波形を作成し、電流指令値が変化した場合のON時間を求めなさい。

入力パラメータ： VIN、VOUT、L、fs、電流指令値、初期インダクタ電流。

数式： m1=(VIN-VOUT)/L、m2=VOUT/L。

検算・判定： 各周期の電流連続性を確認する。

第68講 サブハーモニック発振と周期倍化

お困り事・課題文

ピーク電流モードBuckでは、平均化モデルで求めた位相余裕が十分であっても、インダクタ電流が1周期ごとに交互に変化するサブハーモニック発振が発生する場合がある。

固定周波数、理想ピーク電流モード、連続導通モード、一定電流指令を仮定し、インダクタ電流の上昇傾きと下降傾きを入力しなさい。スイッチング周期ごとの微小電流誤差の伝搬式を導出し、誤差が収束するか発散するか判定しなさい。

さらに、初期誤差を入力して複数周期の誤差を計算し、HTMLで波形を表示しなさい。平均化モデルの位相余裕だけでは周期倍化を評価できない理由を説明しなさい。

入力パラメータ： m1、m2、δI[0]、周期数、許容誤差増幅率。

数式：

δI[n+1] = qδI[n]

q = -m2/m1

δI[n] = q^n δI[0]

検算・判定： |q|＜1なら線形化モデルで漸近安定。|q|≥1なら安定条件を満たさない。

第69講 スロープ補償によるサブハーモニック発振の抑制

お困り事・課題文

ピーク電流モードBuckでサブハーモニック発振が発生したため、電流検出信号に人工的なランプを加えるスロープ補償を検討する。補償量が不足すると周期ごとの電流誤差が収束しない一方、補償量を大きくしすぎると制御特性が変化する。

インダクタ電流の上昇傾き、下降傾き、人工ランプの傾きを入力し、補償後の誤差伝搬係数を求めなさい。要求される誤差収束率から必要な補償傾きを逆算し、電流検出ゲインを用いて電圧ランプの傾きへ変換しなさい。

さらに、スロープ補償量を変更しながら周期ごとの電流誤差を表示し、発振を抑制できる範囲を確認しなさい。

入力パラメータ： m1、m2、ma、電流検出ゲイン、許容|q|。

数式：

q = -(m2-ma)/(m1+ma)

安定条件：
|q| < 1

ma > (m2-m1)/2

検算・判定： 電流換算ランプと電圧換算ランプの単位を確認する。理想離散時間モデルに加え、実回路の遅延やノイズを別途検証する。

第70講 Buckの総合設計とPASS/FAIL

お困り事・課題文

Buckコンバータでは、効率、出力リップル、位相余裕、ピーク電流、サブハーモニック安定性を同時に満たす必要がある。位相余裕が十分でも周期倍化が発生する場合があり、逆に周期倍化を抑制しても効率や負荷過渡応答が仕様から外れる可能性がある。

すべての設計パラメータと要求仕様を入力し、各性能を独立して評価しなさい。FAILとなった項目について改善対象を特定し、パラメータ変更後にすべての性能を再計算しなさい。

入力パラメータ： VIN、VOUT、L、COUT、ESR、fs、各損失、補償器、ma、各要求仕様。

数式： 効率、リップル、PM、ピーク電流、誤差伝搬係数の各評価式。

検算・判定： 全項目を満たした場合のみ総合PASS。

第8部 ADC・スイッチトキャパシタ・Z変換・ΔΣ変調器

第71講 ADCのLSBと理想SNR

お困り事・課題文

CMOS ADCの分解能を決める際には、ビット数だけでなく、入力フルスケール電圧に対して1 LSBが何Vに相当するか確認する必要がある。また、量子化雑音によって理想的なSNRの上限が決まる。

ADCのビット数とフルスケール電圧範囲を入力し、LSBと理想SNRを求めなさい。目標電圧分解能から必要ビット数を逆算し、量子化雑音だけで要求SNRを満たせるか判定しなさい。

入力パラメータ： Nbit、VFS、LSBmax、SNRmin。

数式：

LSB = VFS/2^Nbit

SNRideal ≈ 6.02Nbit+1.76 dB

検算・判定： 理想SNRの式はフルスケール正弦波などの前提条件を確認する。

第72講 SNDRとENOB

お困り事・課題文

ADCの公称ビット数が高くても、雑音や高調波歪みによって実際の有効分解能が低下する場合がある。実測データから性能を評価するためには、SNDRとENOBを計算する必要がある。

測定したSNDRを入力し、ENOBを求めなさい。目標ENOBから必要SNDRを逆算し、現在のADCが仕様を満たすか判定しなさい。SNRとSNDRの違いを説明し、高調波歪みがENOBへ与える影響を整理しなさい。

入力パラメータ： SNDR、ENOBmin。

数式： ENOB=(SNDR-1.76)/6.02。

検算・判定： 逆変換して元のSNDRと一致するか確認する。

第73講 kT/C雑音とサンプリング容量

お困り事・課題文

CMOS ADCのサンプル・ホールド回路では、サンプリング容量を小さくすると面積や駆動負荷を削減できる。しかし、容量を小さくしすぎるとkT/C雑音が増加し、ADCの分解能を制限する。

温度とサンプリング容量を入力し、熱雑音のRMS値を求めなさい。許容雑音から必要な最小容量を逆算し、容量増加によるセトリング時間やスイッチ駆動能力への影響も考察しなさい。

入力パラメータ： T、C、Vn,max。

数式：

Vn,rms = √(kT/C)

Cmin = kT/Vn,max²

検算・判定： 雑音電圧の二乗とkT/Cの関係を確認する。

第74講 スイッチトキャパシタの等価抵抗

お困り事・課題文

CMOS集積回路内で非常に大きな抵抗値を実現すると、レイアウト面積が大きくなる場合がある。そこで、コンデンサとスイッチを周期的に動作させ、電荷転送によって抵抗に相当する動作を実現する。

スイッチトキャパシタ容量とクロック周波数を入力し、等価抵抗を求めなさい。目標抵抗から必要な容量またはクロック周波数を逆算し、クロック周波数を変更した場合の等価抵抗の変化を確認しなさい。

入力パラメータ： C、fs、REQ,target。

数式： REQ=1/(Cfs)。

検算・判定： 1周期の転送電荷と平均電流から式を導出する。

第75講 差分方程式と離散時間積分器

お困り事・課題文

スイッチトキャパシタ回路では、連続時間の微分方程式ではなく、クロック周期ごとの状態変化を表す差分方程式が重要になる。

入力信号配列、初期状態、帰還係数を入力し、各クロック周期の出力を順番に計算しなさい。出力が飽和する条件を調べ、入力振幅や係数を変更した場合の応答を比較しなさい。

入力パラメータ： x[n]、y[-1]、a、出力上限、周期数。

数式：

y[n] = a y[n-1]+x[n]

検算・判定： 各周期の出力を元の差分方程式へ再代入する。

第76講 Z変換・逆Z変換と離散時間安定性

お困り事・課題文

スイッチトキャパシタ回路の差分方程式から、周波数応答や安定性を評価するための伝達関数を求めたい。連続時間回路ではラプラス変換を使用したが、離散時間回路ではZ変換を使用する。

差分方程式を入力し、Z変換によってH(z)を求めなさい。次に、生成AIに逆Z変換を依頼してインパルス応答を求め、元の差分方程式と一致することを確認しなさい。極の位置から安定性を判定し、単位円との関係を説明しなさい。

入力パラメータ： 差分方程式、初期状態、係数a。

数式：

H(z) = 1/(1-az^-1)

安定条件：
|a| < 1

検算・判定： 因果的な1次系を仮定し、極が単位円内にあるか確認する。

第77講 ΔΣ変調器のOSR

お困り事・課題文

ΔΣ ADCでは、信号帯域より高いサンプリング周波数を使用することで、量子化雑音を広い周波数範囲へ分散させる。OSRを変更すると帯域内雑音が変化するため、サンプリング周波数と信号帯域の関係を把握する必要がある。

サンプリング周波数と信号帯域を入力し、OSRを求めなさい。目標OSRから必要なサンプリング周波数を逆算し、クロック周波数を増やすことによる消費電力や回路速度への影響を考察しなさい。

入力パラメータ： fs、BW、OSRmin。

数式： OSR=fs/(2BW)。

検算・判定： 信号帯域がナイキスト周波数を超えないことを確認する。

第78講 1次ΔΣ変調器のSTFとNTF

お困り事・課題文

ΔΣ変調器では、信号成分を通過させながら量子化雑音を高周波側へ移動させるノイズシェーピングを利用する。この動作を理解するには、信号伝達関数STFと雑音伝達関数NTFを区別する必要がある。

理想線形化した1次ΔΣ変調器のブロック線図から差分方程式を立て、Z変換によってSTFとNTFを導出しなさい。次に、周波数を入力してNTFの大きさを計算し、低周波で量子化雑音が抑制される理由を説明しなさい。

入力パラメータ： 正規化周波数、fs、信号帯域。

数式：

STF(z) = 1

NTF(z) = 1-z^-1

|NTF(e^jω)| = 2|sin(ω/2)|

検算・判定： DCにNTFの零点が存在することを確認する。

第79講 2次ΔΣ変調器とノイズシェーピング

お困り事・課題文

1次ΔΣ変調器では、要求される帯域内雑音を十分に低減できない場合がある。そこで、2次のノイズシェーピングを採用し、低周波側の量子化雑音をさらに抑制することを検討する。

理想線形化した2次NTFを入力し、周波数応答を求めなさい。1次NTFと比較し、低周波における雑音抑制量を計算しなさい。さらに、OSRを変更した場合の帯域内量子化雑音電力を積分し、改善量を求めなさい。

入力パラメータ： OSR、fs、BW、量子化雑音モデル。

数式：

NTF(z) = (1-z^-1)²

|NTF(e^jω)| = 4sin²(ω/2)

検算・判定： 理想白色量子化雑音モデルと、実際の非線形量子化器の安定性評価を区別する。

第80講 ΔΣ ADCのFFT・SNR・SNDR・ENOB総合演習

お困り事・課題文

ΔΣ ADCの出力データを取得したが、FFTスペクトルを表示するだけでは回路性能を正しく評価できない。基本波、雑音、高調波、DC成分を区別し、対象信号帯域内の電力を積分する必要がある。

サンプリング周波数、FFT点数、信号帯域、ADC出力データを入力し、FFTを実行しなさい。周波数分解能と基本波ビンを求め、基本波電力、帯域内雑音電力、高調波電力をそれぞれ計算しなさい。

さらに、SNR、SNDR、ENOBを求め、要求仕様を満たすか判定しなさい。窓関数、コヒーレントサンプリング、FFT正規化、過渡応答の除去によって結果が変化する理由も説明しなさい。

最後に、OSRやNTFの次数を変更した場合の理想雑音性能と、実際の出力データから求めた性能を比較し、差が発生する原因を考察しなさい。

入力パラメータ： ADC出力配列、fs、NFFT、BW、入力周波数、窓関数、SNRmin、ENOBmin。

数式：

Δf = fs/NFFT

SNR = 10log10(Psignal/Pnoise)

SNDR = 10log10[Psignal/(Pnoise+Pdistortion)]

ENOB = (SNDR-1.76)/6.02

検算・判定： 電力スペクトルの正規化、片側スペクトルへの換算、基本波と高調波の積分範囲を確認する。測定データがない場合、最終的なSNRやENOBの数値を捏造しない。

生成AIを使用した計算・検算の共通ルール

80講のすべてで、次の順序を守る。

1. お困り事を明確にし、求める回路性能を決める。
2. 回路モデルと数式の成立条件を確認する。
3. 入力パラメータと設計仕様を設定する。
4. 数式へパラメータを代入して計算する。
5. 逆算、再代入、別解、数値シミュレーションなどで検算する。
6. 計算PASS/FAILを判定する。
7. 設計PASS/FAILを判定する。
8. 設計FAILの場合、改善対象のパラメータを変更する。
9. 変更後にすべての関連仕様を再評価する。

逆ラプラス変換、逆Z変換、複雑な極の数値解、最小二乗法などは生成AIやExcelに任せてよい。ただし、計算結果の正しさと回路設計上の妥当性は独立して確認する。

記事の最終目標

本教材の最終目標は、80個の数式を覚えることではない。

MOSFETの利得不足、ミラー効果による帯域低下、オペアンプの位相余裕不足、LDOの負荷過渡応答、Buckのサブハーモニック発振、ADCの雑音性能など、CMOS集積回路で発生するお困り事に対して、必要な数学を選び、パラメータを代入し、検算し、仕様を満たすまで設計を改善できるようになることである。

演習を実装するときの共通プロンプト

あなたはCMOSアナログ集積回路の設計計算を支援する専門家です。

対象：第○講

課題文に従い、設計パラメータを代入して解く計算ツールを作成してください。

要件：
1. 数値を固定せず、入力パラメータとして変更可能にする。
2. 設計仕様も入力できるようにする。
3. 数式、単位、成立条件を表示する。
4. 計算結果を表示する。
5. 別の方法で検算する。
6. 計算PASS/FAILと設計PASS/FAILを分ける。
7. 設計FAILの場合は改善するパラメータを示す。
8. 必要な場合のみグラフを表示する。
9. 無効入力、ゼロ除算、モデル適用範囲を検査する。
10. 余計な機能は追加しない。

逆ラプラス変換や逆Z変換は生成AIで処理してよいが、元の方程式への代入で検算する。

実装は単純計算ならExcel、動的なグラフやシミュレーションが必要なら単一HTMLファイルを優先する。