RTL記述とモデルベース記述で FPGA 設計をしている人です （もっぱら Verilog HDL、DSP Builder for Intel(R) FPGA、でほぼ Intel FPGA で動かしています）

I'm a network designer.I work on TOPPERS SmallestSetProfile Kernel,MISRA-C/C++, STARC RTL Design StyleGuide (Verilog-HDL), and HAZOP.I was an editor of ISO/IEC 15504.

窓際でPHPを書いていた。 今は窓際でSwiftを雰囲気で書いている。

MATLABの中の人。ミドリフグを飼っています。画像処理、ディープラーニング、ロボティクス、自動運転に興味があります。 All comments and opinions expressed are mine alone and do not necessarily reflect those of my employers, past or present.

FPGAをごにょごにょしながら、いろんな利用方法を考えてみる人。あんまりHWの実装には触れないかも。 ※ ここでのコメントは基本的に個人の見解であり、所属する会社や団体を代表するものではありません。

Embedded software engineer

無能、何も出来ない

マダコ釣りが相変わらずマイブーム(今シーズンはそこそこ好調だった）。 　　　*****　　　記載内容はあくまでも私個人の見解です。所属する組織を代表するものでございません。 #IAmIntel

どこぞの大学院生です。統計物理と量子力学と機械学習を中心に学んでます。

元へっぽこ電子回路エンジニア。現在隠居中。どちらかというとVHDL派。最近はFPGA+SoC でいろいろやってます。github でもいろいろと公開してます。 https://github.com/ikwzm

Assc. Prof. a.k.a 組込マー