Elixirの未来トーク1-1「ElixirChip：FPGA or HW化されたElixir」研究開発を進めてわかったこと (Nxバックエンド勉強会#8)

Last updated at 2022-12-06Posted at 2022-12-05

Nxバックエンド勉強会#8でお話しする内容のポジショントークです．

シリーズ

はじめに

私が表題のようなことを言うのは今回が初出ではなくて，次のような記事で既に書いていました．

RISC-V on FPGA と Elixir で究極のマルチコアシステムを構築しよう！並列処理に長けたElixirを，FPGA上に実装したマルチコア・メニーコアのRISC-VソフトコアCPUで走らせることで，究極のマルチコアシステムができるのではないかという技術ポエムです．
Hastega / micro Elixir / ZEAM の実装戦略〜 Erlang VM からの円滑な移行を見据えて Erlang VMを超えるにはどうするかについて検討した技術ポエムです．
10年後のために「私自身が」今勉強しておきたい技術〜Elixir, Nx, SIMD/ベクタ命令, GPU, FPGAプログラミングの高速化を極めたい！ FPGAを含めて，将来に向けて勉強しておきたい技術を表明した技術ポエムです．

研究開発を進めていくにしたがって，これらの方向性がより具体性を帯びてきたので，改めてこの未来トークでお知らせしようとするものです．そのうち，この記事では研究を進めてわかってきたことをつらつらと書いてみたいと思います．

下記で探したのですが，既存のオープンソースのRISC-VソフトコアCPUにはマルチコアのものがない模様です(もちろんオープンソースではない商用ライセンスのものであれば存在します)．

※ 後者はアーカイブされたようです

試しに，ある既存のオープンソースのシングルコアのRISC-VソフトコアCPUをFPGAで動かしてみたのですが，ボトルネックがあり，クロック周波数を高く駆動することができませんでした．クロック周波数を抜本的に向上させるには一から設計をやり直した方が早いのではないかという感触を得ました．

ASICにしたときの性能はFPGA向けの論理合成をもとに推定できるのだそうです．

詳細は書きませんが，アプローチしてみて，私のような外部の人間が，これらの開発体制の中に入っていくのは難しいという感触を得ました．

Erlang の code モジュールと beam_lib モジュールを使うと，簡単にBEAMのバイトコードを読むことができます．

参考記事

Pelemayで確立した技術ですが，ElixirからCコードを生成してJITコンパイルすることができるようになりました．

安直にElixirのリスト構造をそのままFPGAに渡して大量データ処理をさせようとすると，ソフトウェアでリストを読み込むのにリストの長さに応じた時間がかかるので，性能が出ないということが明らかになりました．

Nxで行なっているような，バイナリでデータを扱うというようなことが必要だと考えられます．なので，Nxを基調とするとよいのでしょう．

Nerves ProjectのFrank Hunlethさんと意見交換したのですが，現状のBEAMの仕組みでは，軽量プロセスごとにセキュリティやリアルタイム性を設定することができません．

セキュリティについては，Dist Filteringという仕組みが提案されて，Erlang OTPにPull requestまで送られたのですが，OTPチームがいくつか理由を挙げてこのPRのマージを拒絶しています．

以上のようなことを踏まえたとき，次のような基礎技術を自分で持っておくことが重要だと改めて認識しました．

つまり，自作CPU，自作OS，自作プログラミング言語処理系を開発できるようになっておかないといけないということですね．

ただ，これらが必要ですとは言うものの，私は研究者としてはアマチュアではなくプロフェッショナルであるため，この方向性の研究を単に自分の興味で進めるのではなく，研究費を調達して，新規性ある学術研究として，もしくは産業界に貢献する応用研究として，仕上げていくことが必要になってきます．

次のコラムでは，この方向性の研究について，出口となる応用領域は何か？について検討したいと思います．