SystemVerilogで電気回路を解こう
某流行病のせいで、天気のいい土日なのに、部屋にこもっていないといけないので、久しぶりにAdvent Calendarを見てみたら、HDLのページができてるじゃないですか しかも、結構盛況 こりゃ...
5
0
Comment0
4 search resultsShowing 1~4 results
Stocked
You need to log-in
面倒な処理はPythonにおまかせ
はじめに 私の前後が、PythonからHDLを生成したり、Pythonから直接ゲートを合成したり、と((((；ﾟДﾟ))))ｶﾞｸｶﾞｸﾌﾞﾙﾌﾞﾙですが、これは、至って気楽な記事です。 Sys...
4
5
Comment0
SystemVerilogって正規分布関数ないんだってよ
はじめに 大変ご無沙汰しております。@mizutomo と申します。本当に久しぶりに文を書いています。どれぐらい久しぶりかというと、Qiitaに記事を書くときに、右側にプレビューがon the ...
8
4
Comment0
[verilog][wreal] wrealを使ったアナログ風シミュレーション
この記事は、HDL Advent Calendar 2013の5日目の記事です。 こんばんは@mizutomoです。参加者の皆様がデジタルバリバリなので、gkbrですが、ぼくは、デジタルのことは...
5
6
Comment0
4 search resultsShowing 1~4 results
Qiita is a knowledge sharing service for engineers.
- You can follow users and tags
- You can stock useful information
- You can make edit suggestions for articles