GOWIN Syntyesis Top Level Moduleの設定

メモレベルの記事です。加筆できればしていきますが、ひとまず個人用の備忘録レベルで。
なお、本稿はGOWINを使い方としての記載であり、FPGA開発においてどこまで適用できる説明になっているか不明。
= トラ技を読みながらFPGA勉強するうえでハマったところになるので、用語が結構怪しいという予防線です...。

【概要】
論理合成の対象の設定としてTop Level Module、すなわちどの*.vファイルを最上位と置くかを設定する必要がある。
おそらく、とくに手動設定しない場合には最後に変更・保存したファイルが充てられるようになっているが、
下位モジュールの変更が最後になることは往々にしてあることのため、後述の設定欄を埋めておくのが無難。

【困る点】
論理合成の対象が意図と違う設定になっている場合、合成処理がすべて意図しない範囲に対して行われるため、
具体的には以下のような困りごとが起こった。

・FloorPlannerのI/O Constraintsが思ったIOで設定されていない

【設定方法】
対象バージョン：GOWIN FPGA Designer 1.9.8.01

1. Processパネル > Synthesize > Configurationを選択。
   

2. Sythesize > General > Top Module/Entity に最上位モジュールのファイル名を記入し、OKを押下。

下図の場合、最上位モジュールはmatrix_key.vです。

1. 正しく設定できているかは、Synthesizeを一度Runした後にProcessパネル > Synthesize > Synthesis Report > Synthesis Detailsを表示することで確認できます。