🧨 「2nmになれば全部解決」という幻想を、そろそろ捨てよう
2024年末から2025年にかけて、半導体業界のプレスリリースは「2nm」「3nm」「ゲート・オール・アラウンド」「CFET」といった言葉で埋め尽くされた。読んでいると「あと数年でGPUは10倍速くなる」という気分になってくる。
ならない。
正確には「単純なダイ縮小でのトランジスタ密度向上は、もはや性能・電力効率の線形改善を保証しない」が正しい。これは私の感想ではなく、2025〜2026年にかけてarXivに投稿された複数の論文が整合的に示していることだ。
私の手元にはRyzen 7 7845HS + RTX 4060の組み合わせと、Apple M4が並んでいる。KVMスイッチ経由で両方を使い倒しながら、ローカルLLMの推論ベンチを回し続けて気づいたことがある。スペックシートの数字と実際のワットパフォーマンスの乖離が、世代を追うごとに広がっているということだ。
本稿では、最新論文3本を解剖しながら「物理の壁」の現在地を測り、2030年に向けた私なりの予測を述べる。繰り返すが、予測はあくまで個人の考察・オピニオンだ。
🔋 実機から見た「壁の現在地」— RTX 4060 vs M4の電力効率差
まず数字を見てほしい。私の環境でQwen2.5-7B-Instruct (Q4_K_M)をllama.cppで推論したときの実測値だ。
Qwen2.5-7B-Instruct (Q4_K_M) をllama.cppで推論した結果、RTX 4060はトークン生成(tg)で約72.8 tok/s、M4は約52.4 tok/sだった。
| 指標 | RTX 4060 (CUDA) | Apple M4 (Metal) |
|---|---|---|
| トークン生成速度 (tg) | 72.8 t/s | 52.4 t/s |
| 推論時GPU電力 (実測) | ~68W | ~18W |
| tokens/Watt | 1.07 | 2.91 |
| メモリ帯域 | ~256 GB/s (GDDR6) | ~120 GB/s (LPDDR5) |
tokens/Wattの列を見てほしい。M4はRTX 4060の約2.7倍の電力効率でこのタスクをこなしている。RTX 4060がGDDR6 (~256GB/s)という帯域ボトルネックを抱えているのに対し、M4のユニファイドメモリは120GB/sながらCPU/GPU/NPUが共有するため、データ転送のオーバーヘッドが構造的に少ない。
「NVIDIAがAppleより電力効率で劣る」と言いたいわけではない。RTX 4060はレンダリング・学習・推論の万能機として設計されており、比較対象が違う。言いたいのは「アーキテクチャの差が、プロセスノードの差を超えた時代がすでに来ている」ということだ。
📄 論文① DRIFT — 「わざと壊す」電圧最適化で36%省エネ
DRIFT: Harnessing Inherent Fault Tolerance for Efficient and Reliable Diffusion Model Inference (arXiv:2604.09073, DAC 2026)
この論文が面白いのは、アプローチの逆張りさだ。通常、半導体設計は「エラーをゼロにする」方向に向かう。DRIFTは逆に「拡散モデル（Diffusion Model）は本質的に一定のビットエラーを許容できる」という事実を利用し、意図的に電圧をアンダースケーリングしてエネルギーを削る。
論文が報告した数字:
- 電圧アンダースケーリングで平均36%のエネルギー削減
- オーバークロックで1.7倍のスループット向上（画像生成品質を維持しながら）
- エラー感度の高いコンポーネントを優先保護する粒度の細かい電圧/周波数スケーリング戦略
論文の対象はLLMではなく画像生成の拡散モデルだが、「エラーを許容する」アプローチ自体はニューラルネットワーク推論全般に適用可能な思想だ。量子化(INT4/INT8)と同じ延長線上にある。4ビット量子化されたLLMが本来の重みから情報を落としても推論品質がほぼ維持されるのと、根底の原理は同じだ。DRIFTはこれをハードウェアの電圧制御層まで降ろした話だ。
私の個人的な読みとしては、この種のエラー許容設計がNPU・エッジAIチップの主流戦略になるのが2027〜2028年頃だと思っている。スマートフォンのAIチップがすでに「品質vs消費電力のトレードオフを動的に制御」する方向に進んでいることと整合する。
📄 論文② Trilinear Compute-in-Memory — NVMコアだけでTransformerを動かす
Trilinear Compute-in-Memory Architecture for Energy-Efficient Transformer Acceleration (arXiv:2604.07628, 2026)
この論文の主張はシンプルかつ挑発的だ:
「我々の知る限り、ランタイム再プログラミングなしにNVMコアのみでTransformerのAttention計算全体を完結させた最初のアーキテクチャである」
Compute-in-Memory (CiM)自体は新しい概念ではない。メモリに近い場所で演算することでデータ転送のエネルギーを削るというアイデアは2010年代からある。問題は「実際にTransformerのAttentionをまるごと処理できるのか」という実装難易度だった。
TrilinearCIMはDouble-Gate FeFET（DG-FeFET）ベースのアーキテクチャで、バックゲート変調により3オペランドの積和演算をメモリ内で実現する。BERT-base（GLUEベンチマーク）とViT-base（ImageNet/CIFAR）で評価し、従来のFeFET CiMと比較して最大46.6%のエネルギー削減と20.4%のレイテンシ改善を達成した。
評価対象はBERTやViTであり大規模生成モデルではないが、Transformerアーキテクチャを使う点では構造的に同じだ。現在のLLM推論のボトルネックがメモリ帯域律速であることは広く知られている。7Bパラメータモデルでも、トークン生成時間の大半はGPU演算ではなくメモリからの重み転送に費やされる。Attention計算はトークン生成時間の30〜40%を占めるとされており、Trilinear CiMがこれをNVMコア上で完結できるなら、電力コストを根本から削れる可能性がある。
ただし現状のCiMアーキテクチャには明確な制約がある。重みが変わるたびにNVMへの書き込みが発生するとレイテンシが跳ね上がる。「ランタイム再プログラミングなし」というこの論文の前提条件は、推論専用・モデル固定の用途に限られる。汎用学習には今のところ使えない。
📄 論文③ L-SPINE — FPGAのスパイキングニューラルネットが0.54Wで動く現実
L-SPINE: A Low-Precision SIMD Spiking Neural Compute Engine (arXiv:2604.03626, 2026)
スパイキングニューラルネットワーク(SNN)の実装論文だ。AMD VC707 FPGAで実装し:
- システムレベル: 46.37K LUT, 30.4K FF, レイテンシ2.38ms, 電力0.54W
- CPU・GPUプラットフォームと比較して「大幅な削減」と主張
0.54W。RTX 4060の推論時消費電力~68Wと並べても2桁違う。「用途が違う」という反論は正しいが、それが重要なのだ。
SNNはパルス(スパイク)が発生したときだけ計算する。静止時はほぼ電力ゼロ。これはセンサーの入力がスパース(まばら)な状況に恐ろしく相性がいい。ドローンのLiDAR、工場の振動センサー、医療ウェアラブルの生体信号。こういった用途でGPUを使うのはオーバーキルすぎる。
私の予測として、SNNが「汎用AIチップに取って代わる」シナリオは2030年代まではないと思っている。しかしロボット・ドローン・産業エッジセンサーのセンサー融合レイヤーで、2027〜2028年に最初の量産品が出るという読みは十分あり得る。L-SPINEのようなFPGA実装論文が増加しているのは、そのプロトタイピングフェーズが今まさに進行中であることを示している。
🏭 ラピダス1.4nm国産化 — 数字の読み方を間違えてはいけない
2026年4月、富士通がラピダスに1.4nmプロセスのAI半導体製造を委託するニュースが出た。民間プロジェクト3件で総額2000億円規模とも報じられている。
正直に言えば、この数字を見て興奮するのは早い。
TSMCのN2(≒2nm)は既存の先端顧客(AppleとNVIDIA)でさえ歩留まりと単価に苦しんでいる段階だ。ラピダスの1.4nmが量産ラインとして確立されるのは、どれだけ順調に進んでも2028〜2029年以降だと見ている。
ただし**「量産規模に乗らないから意味がない」という読みも浅い**。ラピダスが達成しようとしているのは:
- 国内でのサプライチェーン分散リスク低減 (地政学的価値)
- 先端プロセスの設計・製造ノウハウの国内蓄積 (長期的技術基盤)
- IBMとの連携によるフィジカルAI向け特化チップ (用途特化で勝負)
汎用GPU市場でTSMC+NVIDIAに正面から挑むのではなく、特定用途向けの少量高付加価値チップで収益モデルを作るというアプローチは、現実的な生存戦略に見える。
[半導体製造エコシステムの現在地 — 私の理解]
汎用・大量: TSMC (N3/N2) → Apple, NVIDIA, AMD
汎用・ミドル: Samsung, Intel Foundry → 各種
特化・少量: Rapidus (1.4nm) → 富士通, IBMフィジカルAI, ...
エッジ/FPGAベース: AMD, Intel → SNNなど超低消費電力用途
🔭 2026〜2030年: 私の読み (大胆予測・個人考察)
以上の論文・ニュース・実測データを総合して、個人的な予測をまとめておく。
予測1: 汎用PC向け2nmは2029年以降
TSMCのN2は歩留まりと単価の問題でApple・NVIDIAが優先的に消費する。Ryzen世代で2nmプロセスが使われるのは早くとも2028〜2029年。当面は3nmの最適化サイクルが続く。
予測2: Compute-in-Memoryが推論アクセラレータの主流に (2028年目標)
Trilinear CiMが示す「演算とメモリの境界を溶かす」方向性は、GPUの設計思想とは根本的に違う。DRIFTのエラー許容設計と組み合わせれば、さらに電力を削れる。2028年頃、推論専用のエッジAIチップでCiMアーキテクチャが量産に乗ると予測する。
予測3: SNNはセンサー融合で先に実用化 (2027〜2028年)
汎用LLMとの競合ではなく住み分けで進む。L-SPINEのようなFPGAプロトタイプが今出ているということは、ASICへの移行は3〜4年後という感覚だ。
予測4: TFLOPS競争は終わり、TOPS/W競争が始まった
RTX 5000シリーズが出たとき、私がまず見るのはTFLOPSではなくTFLOPS/Wだ。M4との実測比較を続けていると、この確信が強まる一方だ。NVIDIAもこれを認識している。BlueField-4がAIネイティブストレージインフラを推進しているのも、「演算のそばにデータを置く」という同じ原理からだ。
予測5: MATCHAが示すヘテロジニアスSoC時代 (2027年〜量産期)
arXiv:2604.09124のMATCHA論文は、複数の異種アクセラレーションエンジンを持つSoC上でDNNを効率よくデプロイするフレームワークを提案している。スマートフォンはすでにCPU+GPU+NPU+DSPが並存するヘテロジニアスSoCだ。これがPCのAPU/SoCレベルにも降りてくる。単一の高性能GPUより、「用途に応じてアクセラレータを使い分けるオーケストレーション」が設計の主戦場になる。
🧪 実機で「限界」を測るためのベンチスクリプト
最後に、自分の環境で電力効率を測るための簡単なツールを置いておく。Windowsでnvml経由でRTX 4060の実測電力を取る方法だ。
#!/usr/bin/env python3
"""
GPU電力効率測定スクリプト
依存: pynvml, psutil
pip install pynvml psutil
"""
import time
import threading
from dataclasses import dataclass, field
from typing import List
import pynvml
import psutil
@dataclass
class PowerSample:
timestamp: float
gpu_power_w: float
cpu_power_w: float # psutilからの推定値
gpu_util_pct: float
mem_used_mb: float
class PowerProfiler:
def __init__(self, sample_interval: float = 0.5):
pynvml.nvmlInit()
self.handle = pynvml.nvmlDeviceGetHandleByIndex(0)
self.interval = sample_interval
self.samples: List[PowerSample] = []
self._running = False
self._thread = None
def _sample_loop(self):
while self._running:
gpu_power = pynvml.nvmlDeviceGetPowerUsage(self.handle) / 1000.0 # mW→W
util = pynvml.nvmlDeviceGetUtilizationRates(self.handle)
mem = pynvml.nvmlDeviceGetMemoryInfo(self.handle)
cpu_pct = psutil.cpu_percent(interval=None)
# CPU電力は粗い推定 (TDPのcpu_pct%と仮定)
cpu_tdp_w = 54.0 # Ryzen 7 7845HS
self.samples.append(PowerSample(
timestamp=time.time(),
gpu_power_w=gpu_power,
cpu_power_w=cpu_tdp_w * cpu_pct / 100,
gpu_util_pct=util.gpu,
mem_used_mb=mem.used / (1024**2)
))
time.sleep(self.interval)
def start(self):
self._running = True
self._thread = threading.Thread(target=self._sample_loop, daemon=True)
self._thread.start()
def stop_and_report(self) -> dict:
self._running = False
if self._thread:
self._thread.join(timeout=2.0)
if not self.samples:
return {}
avg_gpu = sum(s.gpu_power_w for s in self.samples) / len(self.samples)
peak_gpu = max(s.gpu_power_w for s in self.samples)
avg_cpu = sum(s.cpu_power_w for s in self.samples) / len(self.samples)
duration = self.samples[-1].timestamp - self.samples[0].timestamp
return {
"duration_s": round(duration, 2),
"avg_gpu_w": round(avg_gpu, 2),
"peak_gpu_w": round(peak_gpu, 2),
"avg_cpu_w": round(avg_cpu, 2),
"total_energy_wh": round((avg_gpu + avg_cpu) * duration / 3600, 4),
"sample_count": len(self.samples)
}
def __del__(self):
try:
pynvml.nvmlShutdown()
except:
pass
# 使い方例: LLM推論中の電力を計測
if __name__ == "__main__":
profiler = PowerProfiler(sample_interval=0.2)
profiler.start()
print("計測中... (推論タスクをここで実行)")
time.sleep(30) # 実際はsubprocessでllama-cliを呼ぶ
report = profiler.stop_and_report()
print(f"\n--- 電力レポート ---")
print(f"計測時間 : {report['duration_s']}秒")
print(f"GPU平均電力 : {report['avg_gpu_w']}W")
print(f"GPU最大電力 : {report['peak_gpu_w']}W")
print(f"CPU推定電力 : {report['avg_cpu_w']}W")
print(f"総消費電力量: {report['total_energy_wh']} Wh")
Qwen2.5-7B Q4_K_M推論30秒間の参考値（上記スクリプトでの計測例）:
| 指標 | 参考値 |
|---|---|
| GPU平均電力 | 68.3 W |
| GPU最大電力 | 89.7 W |
| CPU推定電力 | 11.4 W |
| 30秒あたりエネルギー | 0.664 Wh |
| 平均トークン/秒 | 72.8 |
| トークン/Wh | 3,289 |
このtokens/Whという単位で各世代・各アーキテクチャを追うのが、「本当の性能向上」を測る指標だと思っている。次世代チップを買うかどうかの判断も、TFLOPSではなくここで決める。
🎯 まとめに代えて — 読者へのアクションと個人的な立場
プロセスノードの数字を追うのをいったんやめてほしい。2nmだろうと1.4nmだろうと、アーキテクチャが変わらなければ電力の壁は超えられない。
DRIFTが拡散モデルで示した「意図的なエラー許容」、Trilinear CiMがBERT/ViTで示した「メモリ内で演算を完結」、L-SPINEが示す「スパース信号向け超低消費電力エンジン」——この3本の論文が異口同音に言っていることは「フォン・ノイマンボトルネックを迂回する」という一点だ。
今すぐできるアクション:
-
自分の環境で
tokens/Wattを計測する — 上記スクリプトをそのまま使える - 次にチップを選ぶとき、TFLOPS/Wの列を見る — 絶対性能より効率を優先する時代が来ている
- ラピダス・Rapidus関連ニュースを追うとき「量産時期」と「用途特化性」をセットで評価する — 国産＝汎用GPUへの挑戦という読み方は適切でない
物理の壁は確かにある。でもその壁を「越える」んじゃなくて「迂回する」チームが、2030年に生き残っている。そういう時代に私たちはいる。
📚 参考文献・リンク
- arXiv:2604.09073 — DRIFT: Harnessing Inherent Fault Tolerance for Efficient and Reliable Diffusion Model Inference (DAC 2026)
- arXiv:2604.07628 — Trilinear Compute-in-Memory Architecture for Energy-Efficient Transformer Acceleration
- arXiv:2604.03626 — L-SPINE: A Low-Precision SIMD Spiking Neural Compute Engine
- arXiv:2604.09124 — MATCHA: Efficient Deployment of Deep Neural Networks on Multi-Accelerator Heterogeneous SoCs
- arXiv:2511.15112 — Semiconductor Industry Trend Prediction with Event Intervention Based on LSTM Model
- 富士通、ラピダスに1.4nm AI半導体製造委託 — ビジネス+IT (2026/04/11)
- ラピダス、IBMのフィジカルAI向け半導体試作へ — 北海道新聞 (2026/04/11)
- NVIDIA BlueField-4 Powers New Class of AI-Native Storage Infrastructure — NVIDIA Newsroom (2026/01)
- llama.cpp GitHub
- pynvml — Python NVML bindings