💡 結論を先に言う
2026年5月時点で、Co-Packaged Optics (CPO) は「ついに量産入りした」と語られている。NVIDIA Vera Rubin プラットフォームの Spectrum-X Photonics、TSMC COUPE の年内ボリューム生産、Broadcom が試作通過させた MRM (microring modulator) — 全部本物の進捗だ。
だが「電子の壁を破った」というキャッチコピーは、ほぼ間違いなくscale-up 領域に限定して読む必要がある。NVIDIA の公式メッセージでも、Spectrum-X Photonics は「rack-scale GPU 接続」が主用途であって、データセンター全域の scale-out 配線ではない。SemiAnalysis の市場分析でも、「scale-out での hyperscaler 即時採用は期待薄、scale-up が killer app」と明言されている。
つまり 2026年の CPO は、
- 電子の壁を一部だけ破った (rack-scale = scale-up 領域)
- データセンター scale-out では引き続き電気的インターコネクトが残る
- 歩留り構造問題で「量産」と呼ぶには未成熟
本記事では、TSMC COUPE 量産タイムライン、NVIDIA/Broadcom/Intel の実装現実、そして「光×電子の経済的合理性」がどこで成立してどこで壊れるかを、公開情報から組み立て直す。
📊 2026年5月時点の主要プレイヤー実装マップ
公開情報ベース。一次ソース・市場アナリストレポートを突き合わせて作成。
| プレイヤー | 製品 / 技術 | 進捗 (2026/5) | キー数値 |
|---|---|---|---|
| TSMC | COUPE (Compact Universal Photonic Engine) | 2026年内ボリューム生産入り | CoWoS/SoIC 統合、3nm 対応 |
| NVIDIA | Spectrum-X Photonics + Quantum-X | フル生産、2026後半パートナー出荷 | 200G SerDes、102 TB/s スイッチ容量、電力効率 5x |
| Broadcom | MRM ベース 200G/lane CPO | TSMC 3nm で試作通過 | 単一波長 200 Gbps、CWDM4-LR4 対応 |
| Intel | EMIB + Glass Substrate + Photonic IC | 主に R&D / 限定デモ | 特許多数、量産は TSMC に劣後 |
| Marvell | Co-Packaged Photonics for AI | 開発中、データセンター志向 | 詳細は限定公開 |
| Samsung | CPO turnkey サービス | 2029年商用化目標 (大幅遅延) | TSMC に2-3年差 |
| NTT (IOWN) | APN (All-Photonics Network) | 商用 PoC 段階、限定地域展開 | 1ms 以下レイテンシ目標、消費電力 1/100 主張 |
ここから読み取れる事実は3つある。
事実1: TSMC + NVIDIA + Broadcom の三角形が量産の核。Samsung が3年遅れ、Intel が R&D段階で停滞している現実から、CPO 量産は TSMC エコシステムにほぼ集約される構図になっている。
事実2: 「量産」と呼べる規模はまだ限定的。TSMC COUPE は2026年内ボリューム生産だが、市場規模は2024年の $46M (約 70億円) から 2030年予測 $8.1B (約 1.2兆円) — つまり実質的なボリュームは2027年以降に立ち上がる。
事実3: IOWN/APN は分離した別軌道。NTT の APN は scale-out 全域光化を目標とするが、AI チップ層との直接統合ではない。データセンター内の長距離光伝送が主用途。
🔬 「scale-up」と「scale-out」の物理的境界
CPO が「電子の壁を破った」とキャッチコピーされる時、実際にどの距離・どの帯域で破ったのかを正確に切り分ける必要がある。
┌─────────────────────────────────────────┐
│ Scale-up │
│ ┌──────────┐ CPO 200G/lane (10-50cm) │
│ │ GPU 1 │←──電子は cm 領域でも遅い────│
│ │ GPU 2 │ │
│ │ ... │ → ここは光化が経済的合理 │
│ │ GPU 72 │ (NVL72 / Rubin Pod等) │
│ └──────────┘ │
└─────────────────────────────────────────┘
↓ rack-to-rack (1-100m)
┌─────────────────────────────────────────┐
│ Scale-out │
│ 既存 InfiniBand/Ethernet 800Gbps │
│ スイッチが圧倒的に成熟 │
│ → CPO の経済的優位は今のところ薄い │
└─────────────────────────────────────────┘
Scale-up (1ラック内、10-50cm 級):
- GPU が72-256個程度の密集配置
- メモリ整合性 (cache coherence) が要求される
- 1ns 以下のレイテンシ要求
- → CPO + シリコンフォトニクス が物理的に有利
Scale-out (ラック間、1-100m級):
- 既存 800G InfiniBand / Ethernet が成熟
- 光トランシーバ (pluggable) 単独で問題ない
- 互換性・運用性が決定的に重要
- → CPO は「将来かもしれない」段階
NVIDIA の Vera Rubin プラットフォームが NVL576 (576 GPU) スケールに拡張されているのは、この scale-up を CPO で延長する設計。これは凄い進歩だが、データセンター全体を光化したわけではない。
💰 経済学 — なぜ Samsung は3年遅れたか
CPO の「量産」が容易でない最大の理由は、ASIC + 光エンジンの統合における歩留りの非対称性にある。
具体的には、
従来の電気的インターコネクト:
歩留り A (ASIC) × 歩留り B (substrate) ≒ 製品歩留り
失敗時の損失: ASIC または基板単体
CPO 統合:
歩留り A (ASIC) × 歩留り B (光エンジン) × 歩留り C (アセンブリ)
失敗時の損失: ASIC + 光エンジン + 高価な基板を**全廃棄**
リワーク: ほぼ不可能 (光ファイバ接続は不可逆)
ASIC 単体歩留り 95%、光エンジン歩留り 90% としても、CPO アセンブリ歩留りは 95% × 90% × 95% (組立工程) ≒ 81%。残り 19% は「高価なパッケージ全捨て」になる。これが量産規模で許容されるのは、TSMC のようにプロセス・パッケージ・テストを垂直統合できるプレイヤーだけ。
Samsung が turnkey サービスを 2029 目標まで遅らせた最大の理由は、この垂直統合に必要な光プロセスノード成熟度を確保するためと推測される。Intel の EMIB + photonics も同様で、R&D は進んでも量産歩留りが安定しない。
🎯 NVIDIA Spectrum-X Photonics の中身
NVIDIA は2026年4月の GTC で、Spectrum-X Photonics の電力効率を「従来比 5x、ネットワークレジリエンス 10x」と発表した。具体的に何を意味するか分解する。
電力効率 5x の根拠
- 従来: pluggable optical transceiver (QSFP-DD) は1ポートあたり 8-12W
- Spectrum-X CPO: 同等帯域で 1.5-2.5W
- → ラック単位で電力削減 200W/rack 規模
レジリエンス 10x の根拠
- 従来: 光トランシーバの DFB レーザは MTBF が比較的低い
- Spectrum-X: VCSEL + redundant lane 設計で実効 MTBF 大幅改善
- → 大規模クラスタの downtime 削減
注: NVIDIA の数値は社内ベンチマーク主体。第三者検証はまだ少数。「5x」は理論値ではなく実測値だが、比較対象 (どの世代の transceiver か) が明示されていない場合が多い。
これは scale-up 領域での優位性であり、scale-out (データセンター間) ではまだ既存の 400G/800G transceiver が支配的。
🚪 8GB ローカル LLM ブログの視点 — どこで影響するか
ここで本ブログのアイデンティティに戻る。RTX 4060 8GB で Local LLM を回す個人開発者にとって、CPO の進捗はどこで関係するか。
率直に言うと、直接の影響はほぼゼロ。CPO は data center / hyperscaler の世界の話で、PCIe Gen5/6 の電子的インターコネクトすら家庭の RTX には過剰だ。
だが間接的な影響として、
- Cloud API の TCO 低下圧力: hyperscaler が CPO で電力効率を改善すれば、長期的に Claude/GPT/Gemini 等のクラウド推論コストが下がる方向に作用 (前回の記事「API vs Local LLMの『一択』時代は2026年に終わった」参照)
- DGX/Vera Rubin の供給逼迫緩和: CPO で発熱問題が改善すれば、Blackwell/Rubin の生産歩留りが上がり、市場に GPU が回る速度が上がる
- HBM4 の物理的な必要性が変わる可能性: 光接続でメモリが GPU から物理的に分離可能になれば、HBM の物理パッケージ制約が緩む。これは長期だが本質的な変化
つまりCPO は個人 LLM 環境の物理層には影響しないが、その上のクラウド経済学を変える触媒になりうる。
🔮 2026後半〜2028の予想
ここからは個人考察 (Lv4: 公開データからの外挿)。
1. CPO の量産は 2027 後半にようやく「本気」になる: 2026年の TSMC COUPE 量産は実質パイロットレーン規模。NVIDIA Spectrum-X もパートナー出荷から始まり、ボリュームは 2027 年後半。Samsung の 2029 turnkey と合流するあたりで「CPO は量産」と言える状態になる。
2. Scale-out 光化は別軌道で進む: hyperscaler は scale-out で CPO を急がず、800G transceiver と switch ASIC の高速化を継続。1.6T 商用化が 2027頃。CPO は scale-up に閉じ込められたまま。
3. Intel EMIB + Photonics は「2nd source」になる可能性: TSMC 一極集中のリスクで、hyperscaler が Intel をセカンドソースとして育てる動きが出てくる。だが量産は2028年以降。
4. IOWN は scale-out の長距離専用: NTT APN は通信事業者向けに進む。データセンター内 AI と直接統合する流れにはならない。
📌 まとめ — 2026年の CPO は「半分本物」
CPO は、
- 量産が始まったのは事実 (TSMC COUPE 2026, NVIDIA Spectrum-X)
- だが scale-up 限定 で、データセンター全体ではない
- 歩留り構造の根本問題は未解決 (アセンブリ失敗 = 全捨て)
- Samsung と Intel は2-3年遅れ で、TSMC エコシステム一極集中
「電子の壁を破った」は半分本当で、半分は誇張だ。NVIDIA の rack-scale 設計は確かに革新だが、データセンター全域の光化はまだ 2030年向こうの話。
そして個人 8GB ブロガー視点では、CPO は直接の影響なし、間接的にはクラウド経済学を動かす触媒として機能する。次に注目すべきは、TSMC COUPE のパイロット顧客が誰になるか (NVIDIA、Broadcom、AMD、Marvell の順だろう) と、2027 年後半の量産規模が見えてくる時期だ。
光半導体は「次世代」ではなく、「2026年に部分的に実用化された現役」だ。誇張も諦めもせず、scale-up と scale-out を分けて読むのが、2026年の正しい光半導体の見方になる。