EDA playground

SystemVerilog assertionについて書こうと思っているわけですが、なかなか投稿できません。
何か例題をと思っても実際にシミュレータで実行した波形などをのせられればいいのですが、プログラミング言語と違って普段仕事で使っているシミュレータを自宅のPCで動かすわけにもいかないのがなかなか進まない理由の一つ。

というわけでよく使っているCadenceのIncisiveでちょこっと実行できるEDA Playground を使ってみようかなと思っています。

googleアカウントでログインできるのでExampleにあるUVMの簡単なテストベンチを選択してみた。

dump.vcd
を作れば波形を確認できる

かなり機能は限定的だけど少し試してみようかと思います。