Qiita Teams that are logged in
You are not logged in to any team

Log in to Qiita Team
Community
OrganizationEventAdvent CalendarQiitadon (β)
Service
Qiita JobsQiita ZineQiita Blog
11
Help us understand the problem. What are the problem?
@nonbiri15

FPGAボード Ultra96について調査中

FPGA を使えるARMのSoCボード Ultra96について調査中

Youtube 【最強FPGAボード】Ultra96ボードでYOLOを高速化

Youtube 【最強FPGAボード】Ultra96ボードを使ったインベーダーゲーム

Youtube 【Ultra96ボードの新AI】DeePhiの紹介

SlideShare Good Arm FPGA Board Ultra96 and Google AI YOLO

SlideShare Ultra96ボードでYOLOを高速化

Ultra96で実行
YOLO v3 19.4秒
YOLO v3 tiny 1.03秒

やはり、ネットワークの構造の規模が、処理時間のなり続けている。

このスライドで示しているモデルでは、「浮動小数点の行列演算をPLでオフロード」するものである。

github Ultra96-yolo

SlideShare NEONによるYOLO高速化 p.21

tinier-YOLO


追記

Xilinxのgithubページで各種 深層学習をUltra96 のデバイスで実装した時にどれだけのレイテンシーとスループットが出るのかを記している。

https://github.com/Xilinx/AI-Model-Zoo
「Click here to view details」とある部分をクリックすると、各種のモデルでのレイテンシ、end to end のスループットをみることができる。

yolov3の各種モデルもあるし、
face_landmark
 Openpose_pruned_0_3
もある。

XILINXのFPGAを使って画像処理を加速させたいのなら

YoloV3 の例
https://github.com/Xilinx/Vitis-AI/blob/master/Vitis-AI-Library/yolov3/test/test_yolov3.cpp


追記

第2回AIエッジコンテストからFPGA実装を考えてみる

また、こちらの図は横軸が演算コスト、縦軸が ImageNetのTop-1の認識率になります。
円グラフはパラメータ数になります。
理想は 認識率が高く 演算コストが低く パラメータ数が小さいものになるかと思います。

上記のリンク先から 引用

追記
NNgen
SlideShare DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ

Why not register and get more from Qiita?
  1. We will deliver articles that match you
    By following users and tags, you can catch up information on technical fields that you are interested in as a whole
  2. you can read useful information later efficiently
    By "stocking" the articles you like, you can search right away
11
Help us understand the problem. What are the problem?