プロセッサの命令セットアーキテクチャ
プロセッサ(CPU)の命令セットアーキテクチャには、CISCとRISCがあります。
RISC
RISCはCISCが持つ処理効率の悪さを改善するために提案された方式です。
RISCでは、極力単純で短い機械語命令だけを実装し、専用の論理回路で高速に実行できるようにしています。こうすることによって、各命令の処理時間を均一化し、パイプライン処理などの処理速度向上技術を実装しやすくしています。
しかし、用意される命令が単純で少ないため、プログラミングの手間はCISCに比べて増大します。また、単純な命令を実行する専用の論理回路によって構成されているため、拡張性に乏しい点もデメリットにあります。プログラムを追加すれば機能を追加できるCISCに比べると、自由に拡張性は困難です。
P133
実装方式:ワイヤードロジック
命令語長: 固定、短い
メリット: １命令の処理が単純で高速化しやすい。パイプライン向き
デメリット: １命令では単純な処理しかできない
命令セットアーキテクチャとは？
命令セットアーキテクチャとは、
CPUの回路を直接動作させるために2進数で書かれた機械語の命令や内部構造などの仕様を規格化することで、プログラミング言語から抽象的に扱いやすくしたもの。命令セットアーキテクチャが同じであれば、集積化が進んでCPU内部の構造が変わってしまっても同じソフトウェアを実行できる。
命令セットアーキテクチャは、
CPUの動作について「こうすればこう動く」ということを定めたものです。ソフトウェア側から見たCPUの動かし方とその結果について仕様を定めたもので、実際のCPU内部をどのように実装するかには触れていません。入力と出力が規定通りならば中身の処理は何でもOKというわけです。このように仕様と切り離された内部実装のことをマイクロアーキテクチャと呼びます。