シリーズ一覧

1. ドレイン電圧と電流の関係

トランジスタが電流を引き込むことでドレイン電圧 $V_d(t)$ が $V_{DD}$ から引き下げられ（逆相）、その結果として負荷 $R_L$ と内部抵抗 $R_{ds}$ に流れる電流が決まるという、基本的な増幅動作を理解するために時間領域での挙動を可視化しました。

計算例に用いたパラメータは

DC電流源（DCバイアス電流）：$I_0=0.5 (A)$
電源電圧：$10 (V)$
RF電流振幅：$I_{rf,peak}=0.3 (A)$
最大電力伝送の電源インピーダンスおよびFETの出力インピーダンス（Rds）：$200 (\Omega)$
負荷インピーダンス：$50 (\Omega)$

理想電流源の時間波形

(1) 電圧と電流の逆相関係:

トランジスタが電流 $i_{d,rf}(t)$ をたくさん流す（山）とき、抵抗での電圧降下が大きくなるため、$V_d(t)$ は低く（谷）なります。これは増幅器（エミッタ接地/ソース接地）の典型的な振る舞いです。

ドレイン電流 $i_{d,rf}(t)$はトランジスタが吸い込む電流です。$i_{d,rf}(t)$が大きくなる（トランジスタが電流を地面に引き込もうとする）と、上にある抵抗成分（$R_{eq}$）での電圧降下が大きくなります。その結果、ドレインの電位 $V_d(t)$ は下がります。
ドレイン電位$V_d(t)$が下がると、並列接続された $R_L$ や $R_{ds}$に加わる電圧も小さくなるため、それらに流れる電流も減少します。つまり、FETコアが吸い込む電流と、負荷側へ流れる電流は逆向きに変化します。
数式で表すと、ドレイン端子の電圧は

DC成分：ドレインのDC電圧は$V_{DD}$
RF成分：$v_{d,rf}(t)= - i_{d,rf}(t) (R_L||R_{ds})$
（※RF経路は接地→$(R_L||R_{ds})$→FET→接地が電流の正の向きなのでマイナス）
合成電圧：
$$ V_d(t)=V_{DD}+v_{d,rf}(t)=V_{DD}-i_{d,rf}(t) (R_L||R_{ds})$$
となるので、電圧と電流は逆相となります。

■ 注意

ただし、ここではFETを理想的な電流源として扱っており、
ドレイン電圧・電流の物理限界はまだ考慮していません。
実際のFETでは、負荷インピーダンスを大きくしていくと、
電圧スイングがデバイスの許容範囲に達し、
これ以上は理想通りに振幅を増やすことができなくなります。
この「理想モデル」と「実デバイス」の差が、後に説明するRoptやLoad-pullの本質につながります。

(2) 電流の分配:

オームの法則により、それぞれの抵抗に流れる電流は以下の式で決まります。
$$i_{RL}(t) = \frac{v_{d,rf}(t)}{R_L}$$
$$i_{Rds}(t) = \frac{v_{d,rf}(t)}{R_{ds}}$$

$i_{RL}$ と $i_{Rds}$ の波形を見てください。どちらも $v_{d,rf}(t)$ と同じ形（同相）になります。
- 「電流は電圧に定数を掛けたもの」にすぎません。そのため、$v_{d,rf}(t)$ が増えれば $i_{RL}(t)$ も増え、$v_{d,rf}(t)$ が減れば $i_{RL}(t)$ も減ります。これが「同じ形（同相）」になる物理的な理由です。
$R_{ds}$ が $R_L$ に比べて大きい（今回は200$\Omega$ vs 50$\Omega$）ため、$i_{Rds}$ は $i_{RL}$ よりも小さく抑えられています。これが「効率」に直結します。

■ 注意

通常のRF増幅器ではDCブロック用コンデンサによって負荷側がDC的に切り離され、DCパスとRFパスを分離しているため、DC成分はRLには分配されません。負荷インピーダンスRLとRdsの間で分配（分流）されるのはRF成分です。
実際のon-wafer load-pull測定では、チューナはBias-Tの内側に配置されることもあります。この場合、負荷インピーダンスは物理的にはDC電流経路の中に存在しています。
しかし、load-pullがつくりだす負荷インピーダンスRLは、DC抵抗を意味しているわけではなく、DUTから見たRF成分に対する負荷インピーダンスです。
つまり、ここでのRLとは「RF的に見た負荷」であり、DC回路そのものを表しているわけではありません。

(3) KCL（キルヒホッフの電流則）の視点:

ドレイン端子においてキルヒホッフの電流則（KCL）を考えると、FETコアが生成したRF電流は、負荷 $R_L$と内部抵抗 $R_{ds}$に分流されます。
$$i_{d,rf}(t)=i_{RL}(t)+i_{Rds}(t)$$
負荷へ流れた成分がRF出力電力となり、$R_{ds}$側へ流れた成分は内部損失となります。

一方、DC的には事情が少し異なります。
通常のRF増幅器では、負荷 $R_L$はDCブロックコンデンサによって直流的に切り離されているため、DC電流は流れません。
そのため、電源が供給するDC電流は

FETコアのバイアス電流 $I_0$
$R_{ds}$に流れる漏れ電流
の和になります。
$$I_{supply,DC}=I_0+\frac{V_{DD}}{R_{ds}}$$

つまり、測定される電源電流$I_{supply,DC}$は、理想電流源コアのバイアス電流 $I_0$ よりも大きくなります。

FETコア（理想電流源）の電流は
$$I_d(t)=I_{d,DC}+i_{d,rf}(t)$$
ここで$I_{d,DC}$はDCバイアス電流、$i_{d,rf}(t)$はRF電流成分（時間平均は0）です。

負荷（RL）に流れる電流はDC成分はないため、
$$i_{RL}(t) = \frac{v_{d,rf}(t)}{R_L}$$
となります。

一方、RdsにはDC成分とRF成分が流れるので
$$I_{Rds}(t)=I_{Rds,DC}+i_{Rds}(t) =\frac{V_{DD}}{R_{ds}}+ \frac{v_{d,rf}(t)}{R_{ds}}$$
となります。

2. FETの場合

電圧制限として
最大許容電圧：$V_{max}=20 (V)$
を設定

FETの時間波形

(1) 出力電圧波形

FETの出力電圧波形は電圧制限のない理想電流源とは異なり、クリップを受けています。これは、負荷インピーダンスによって要求される電圧振幅が、デバイスの許容電圧範囲を超えたためです。

理想モデルでは
$$v_{d,rf}(t)= - i_{d,rf}(t) (R_L||R_{ds})$$
の関係が常に成立していました。

しかし実際のFETでは、ドレイン電圧が $V_{max}$ に達すると、それ以上は電圧を増加できません。

その結果、理想的なロードライン関係から外れ始めます。

(2) 電流波形

ここでは

FETコアの電流波形は理想電流源として固定
出力電圧のみをクリップ

する簡略モデルを用いています。
$$i_{RL}(t) = \frac{v_{d,rf}(t)}{R_L}$$
$$i_{Rds}(t) = \frac{v_{d,rf}(t)}{R_{ds}}$$
によって、電流波形はクリップ後の電圧波形から計算されます。

一方で、この簡略モデルではFETコア電流 $i_{d,rf}(t)$ を理想電流源として固定したままにしています。しかし、出力電圧側ではクリップが発生しているため、
$$i_{RL}(t) = \frac{v_{d,rf}(t)}{R_L}$$
$$i_{Rds}(t) = \frac{v_{d,rf}(t)}{R_{ds}}$$
によって決まる負荷側電流は、理想時より小さくなります。

その結果、
$$i_{d,rf}(t)=i_{RL}+i_{Rds}$$
というKCL関係が、モデル内部で完全には整合しなくなります。

もちろん、実際の回路でキルヒホッフ則が破れるわけではありません。

現実のFETでは、ドレイン電圧が制限に達すると、チャネル電流そのものも電圧の影響を受けて変形し、FETコア電流 $i_{d,rf}(t)$ 自体が変化します。

つまり、本来は

電圧波形
電流波形
デバイス内部の非線形性

が相互に結合した自己整合的な波形になる必要があります。

ここで用いているモデルは、 「電圧クリップが起きると何が起き始めるか」 を直感的に示すための簡略モデルであり、実際のLoad-pull解析では、この電圧波形と電流波形の相互作用そのものが重要になります。

3. RLによって何が変わるのか

ここまでは、単一の負荷インピーダンスに対する時間波形を見てきました。
しかし実際のPA設計では、負荷インピーダンス $R_L$ を変化させることで、

電圧振幅
電流振幅
波形のクリップ位置

そのものが変化します。

以下は、同一のFET条件に対して負荷インピーダンスだけを変化させた場合の時間波形比較です。

時間波形のRL依存性

(1) $R_L < R_{opt}$ の場合（青線）

負荷インピーダンスが小さい場合、同じ出力電力を得るためには大きな電流が必要になります。

理想モデルでは
$$v_{d,rf}(t)=−i_{d,rf}(t)(R_L∣∣R_{ds})$$
なので、$R_L$ が小さいほど電圧振幅は小さくなります。

一方で負荷電流
$$i_{RL}(t)=\frac{v_{d,rf}(t)}{R_L}$$
は大きくなりやすく、実際のFETでは先に電流制限へ到達します。

つまり、

低RL領域 → 電流駆動型
電流クリップが支配的

になります。

これはロードラインで見ると「傾きの浅いロードライン」に対応します。
（今回の計算条件では、電流源の電流振幅を$I_{max}/2$となる0.5Aに設定しているので、電流クリップは表現できていません）

(2) $R_L = R_{opt}$ の場合（緑線）

$R_{opt}$ では、

電圧制限
電流制限

をほぼ同時に使い切ることができます。

つまり、

電圧振幅
電流振幅

の両方を最大限利用できる点です。

ロードラインでは、

電圧軸
電流軸

の両方にちょうど接する条件になります。

このため、FETが持つ

最大電圧
最大電流

を最も効率よくRF出力へ変換できます。

(3) $R_L > R_{opt}$ の場合（赤線）

負荷インピーダンスが大きい場合、必要な電流は減少しますが、その代わり大きな電圧振幅が必要になります。その結果、実際のFETでは先に電圧制限へ到達します。

つまり、

高RL領域 → 電圧駆動型
電圧クリップが支配的

になります。
電圧クリップが生じ（グラフ左下：赤実線）、その結果、負荷インピーダンス（$R_L$）に流れる電流（赤破線）およびFETの出力インピーダンス（$R_{ds}）に流れる電流（赤点線）にもクリップが生じます。これは電流制限によるクリップではありません。

ロードラインでは「傾きの急なロードライン」に対応します。

(4) $R_L = R_{ds}$ の場合（黒線）

さらに負荷インピーダンスを$R_L = R_{ds}$まで大きくすると、電圧制限のない電流源（グラフ上段）の場合、最大の電力が負荷に供給されますが、電圧制限のあるFETの場合、電圧振幅は増えず、電流振幅が小さくなるので負荷に供給される電力は下がります。

(5) Roptの物理的意味

つまりRoptとは単なる「最適な抵抗値」ではなく、FETの電圧能力と電流能力を同時に最大活用できる負荷条件を意味しています。

PA設計では、このRopt付近へ負荷を変換することで、

最大出力
高効率
波形利用率最大化

を実現します。

4. まとめ

これまで、最大電力伝送定理から出発して、

複素共役整合
RF増幅器におけるDCとRFの分離
理想電流源モデル
内部損失を表す $R_{ds}$

へと議論を進めてきました。

今回の時間波形解析では、それらが単なる回路記号ではなく、「電圧・電流・エネルギーの流れ」としてどのように振る舞うのかを確認しました。

理想電流源モデルでは、
$$v_{d,rf}(t)=−i_{d,rf}(t)(R_L∣∣R_{ds})$$
によって、RF電流が負荷インピーダンスによって電圧へ変換されます。

その結果、

FETコアが大きな電流を引き込むほど
ドレイン電圧は低下し
負荷や$R_{ds}$へ流れる電流が決まる

という、ソース接地増幅器特有の「電流と電圧の逆相関係」が現れます。

また、生成されたRF電流は
$$i_{d,rf}(t)=i_{RL}(t)+i_{Rds}(t)$$

として分流され、

$R_L$へ流れた成分 → RF出力電力
$R_{ds}$へ流れた成分 → 内部損失

となります。

つまりRF増幅器の効率は、

FETコアがDC電力をRF電力へ変換する効率
生成されたRF電力が負荷へ分配される効率

という二重構造として捉えることができます。

さらに、実際のFETでは

電圧制限
電流制限
非線形性

が存在するため、負荷インピーダンスを変えると、単純に電圧振幅だけが変化するわけではありません。

電圧制限に達すると、理想的なロードライン関係から外れ始め、電圧波形・電流波形そのものが変形します。

この「波形の変形」こそが、高効率PA設計やLoad-pull解析の本質です。

ここまで見てきたように、RF増幅器では負荷インピーダンスによって

電圧波形
電流波形
波形の重なり方

そのものが変化します。

理想的な線形増幅器では、電圧と電流は滑らかな正弦波として重なっていました。

しかし実際の高効率PAでは、電流を流す時間（導通角）を意図的に制限することで、電圧と電流の重なりを減らし、消費電力を小さくしています。

つまりPAの高効率化とは、単に「損失を減らす」だけではなく、

いつ電流を流すか
どのタイミングで電圧を立ち上げるか

という、時間波形そのものの制御でもあります。

次回は、

なぜRF増幅器は50%を超える効率を実現できるのか
Class A/B/Cとは何が違うのか
導通角と効率はどう関係するのか

を、時間波形とロードラインの関係から整理していきます。