- @dendensho
エルゴエンジニア。
- RTLと もでるべーす@rtl_modeler
RTL記述とモデルベース記述で FPGA 設計をしている人です (もっぱら Verilog HDL、DSP Builder for Intel(R) FPGA、でほぼ Intel FPGA で動かしています)
- Munenori Oizumi@moizumi99
I'm an Camera IP engineer at a semiconductor company, working on several hobby projects on weekend.