目次
初めに
本篇ではNANDを積み上げてCPUを設計していますが、この番外編ではNANDから下へ掘り進めます。
筆者も勉強しながら書いているので間違っていたらすみません。
Verilogにはnandだけでなく、更に下の階層としてpmosやnmosが用意されています。
そこで今回はPMOS及びNMOSを使ってNAND素子を設計してみます。
NMOS、PMOSのことを調べると、燐や硼素を添加する説明や、電子が移動する説明ばかりで、まだ十分に理解できていません。
今回は「どのような入力に対してどのような出力をするのか」のみを考えます。
そして、それらをどの様に組み合わせたらNAND回路が実現できるのかに焦点を絞ります。
NMOS、PMOSの内部や電圧閾値がどうなっているのかは次回の課題とします。
本編と同じく今調べている階層以外は一旦考えない方針で進めます。
MOSFET
| 種類 | 動作 |
|---|---|
| NMOS | ゲートに高電圧(1)で通電 |
| PMOS | ゲートに低電圧(0)で通電 |
Nは接地側、Pは電源側にソースを接続することが多いようです。
NOT の例
NOT回路はNANDより簡単でpmos及びnmosの動きを理解するのにちょうど良いのでまずはNOT回路を見てみます。
※本篇のNOTはNAND2つから設計していますが、これは説明の為にpmos及びnmosを使って設計しています。
入力の電源を入れると消え、電源を切ると光ります。
※NMOSはDからSへ流れる？
余談ですが、本篇ではNANDを2個使ってNOT回路を作っています。次の章に図を掲載していますがNAND回路1つに対してトランジスタが4つ必要なので、一つのNOT回路に8個のトランジスタを使っています。
しかし上記のように直接トランジスタからNOT回路を作ると2個で済みます。原理を理解するのには良いですが実際の製品ではこんなことはしないでしょう。
NAND
本篇ではNANDを最小単位とすると言った手前nand(y,a,b)を使用していますが、Verilogでは更に下層のpmos及びnmosが用意されており、これらからnandを作ることも出来ます。
NAND以外の論理素子もNANDから構成しており、nand_gateの実装だけをPMOS及びNMOSに置き換えましたが、それらも問題なく動作しています。
引数は以下の通りです。
pmos p1 (ドレイン, ソース, ゲート);
nmos n1 (ドレイン, ソース, ゲート);
設計した回路は以下の通りです。
本来の記号で書くと複雑なので四角で簡略化しました。
PMOSを並列に繋いでいるため、a=0又はb=0の場合はPMOSのどちらかが通電して結果は1となる。
両方が1の場合はPMOSが通電せず、接地に繋いだNMOSのみ通電し結果は0となる。
module nand_gate (
input a,
input b,
output y
);
wire net1;
//nand(y,a,b); // 本篇 <----- コメントアウト
// MOSFET版 番外篇 <----- 追加
supply1 VDD; // 電源
supply0 GND; // 接地
// PMOS: a または b が 低電圧 なら y を 高電圧 に引き上げ
pmos p1 (y, VDD, a);
pmos p2 (y, VDD, b);
// NMOS: a と b が両方 高電圧 なら y を 低電圧 に引き下げ
nmos n1 (y, net1, a);
nmos n2 (net1, GND, b);
endmodule
既成のnand(y,a,b)と同じように動作しました。
NAND以外の素子もNANDから構成しており、それらも問題なく動作しています。
A B | NAND NOT AND OR XOR
0 0 | 1 1 0 0 0
0 1 | 1 1 0 1 1
1 0 | 1 0 0 1 1
1 1 | 0 0 1 1 0
全体のコードはgithub上に上げています。
参考にしたサイト
https://www.eefocus.com/ask/1883143.html
https://www.qaqme.cn/nmos-pmos-difference-mosfet-guide/
https://zhuanlan.zhihu.com/p/1946610168000413849