RTL記述とモデルベース記述で FPGA 設計をしている人です （もっぱら Verilog HDL、DSP Builder for Intel(R) FPGA、でほぼ Intel FPGA で動かしています）

PhD student

I'm a network designer.I work on TOPPERS SmallestSetProfile Kernel,MISRA-C/C++, STARC RTL Design StyleGuide (Verilog-HDL), and HAZOP.I was an editor of ISO/IEC 15504.

FPGAをごにょごにょしながら、いろんな利用方法を考えてみる人。あんまりHWの実装には触れないかも。 ※ ここでのコメントは基本的に個人の見解であり、所属する会社や団体を代表するものではありません。

ごくごく普通の人間だと思っています。

マダコ釣りが相変わらずマイブーム(今シーズンはそこそこ好調だった）。 　　　*****　　　記載内容はあくまでも私個人の見解です。所属する組織を代表するものでございません。 #IAmIntel