FPGAに再入門しようと思いたちFPGAプログラミング大全Xilinx編第2版を頭からやっていく11日目

時期的にも良いので一人Advent Calendarで25日続ける

最終的に作ったCPUを使えるようにFPGAプログラミング大全Xilinx編第2版第6章をやってCPU+FPGAシステムに慣れる

25日終了時の目標

4004等の実CPUの実装

#	タイトル
01	ツール導入
02	実機テスト下準備
03	実機テスト
04	クロック利用
05	シミュレーション検証
06	TD4
07	TD4とりあえず実装
07	TD4メモリ実装
09	TD4完成
10	第6章1
11	第6章1-2
12	未定

環境

【実装ボード】 Digilent Artix-7 35T Arty FPGA 評価キット
【OS】 Windows10
【IDE】 Vivado 2022.2

今日のゴール

昨日の続き

昨日第6章1をやってきたが、ダイアグラムチェックは行ったがその後の

上位階層の作成
制約ファイルの読み込みとコンパイル
プロットフォームファイルのエクスポート

は行っていなかったのでそれを行う

上位階層の作成

ダイアグラムは作成しただけだとbitファイル生成時の階層としてみなされないらしい。
そのため、もう1階層必要とのことなのでそれを作る
さっき作ったdesign_1を選択＆右クリック->Create HDL Wrapper...から作成

作成できると確かに1階層上の存在ができている

制約ファイルの読み込みとコンパイル

制約ファイルは読み込み済みなので、画面左下のGenerate Bitstreamからコンパイルする

時間がかかるので暫く待つ

プロットフォームファイルのエクスポート

内蔵CPUを使うにはVibadoではなくVitisを使うのでVitisにHW情報を受け渡すための「プラットフォームファイル」なるものが必要らしい
作り方はメニュー->File->Export->Export Hardware....

この後微妙に本とVivado2022.2の挙動が違うので実挙動をもとにやる
Next

Include bitstreamを選択

あとは保存先を選んでFinish
.xsaファイルができていれば成功

途中、コンパイルが終わっていないのに次のプロットフォームファイルのエクスポートをやろうとするとまだBitファイルができていないのに作業できてしまう。作業はできるが最終的にはエラーになるので必ずWindow右上のステータスでwrite bitstream completeになっていることを確認してからやる

今日はここまで