search
search
Search
Login
Signup
search
Trend
Question
Official Event
Official Column
Career
NEW
Organization
VHDL > Link > DATA:=(others=>'0'); > DATAの幅に関わらずすべてのビットに0を入れるということです
likers
No likers