Qiita Teams that are logged in
You are not logged in to any team
Log in to Qiita Team
Community
OrganizationAdvent CalendarQiitadon (β)
Service
Qiita JobsQiita ZineQiita Blog
SignupLogin
最適化問題を高速に解決する「CMOSアニーリング」とは！？詳しくはこちら
7of9@7of9
Improve article
Send edit request
Improve article
RevisionsEdit RequestsShow all likersShow article in Markdown
Report article
Help us understand the problem. What is going on with this article?

VHDL > Link > DATA:=(others=>'0'); > DATAの幅に関わらずすべてのビットに０を入れるということです

VHDL#migrated
More than 3 years have passed since last update.
DATA:=(others=>'0');

VHDLの本で上記の構文があったが、2冊の本ともにその文法の説明はなかったので、それらの本は自己完結的ではなかった。

http://detail.chiebukuro.yahoo.co.jp/qa/question_detail/q1469101949

DATAの幅に関わらずすべてのビットに０を入れるということです。

VHDL入門者としては、case文のothers => と混同して、「何かの条件以外ということか？その条件とは何だろう？」という混乱をしてしまうと思う。

Edit request
0
7of9
@7of9
セブンオブナインです。Unimatrix 01の第三付属物 9の7という識別番号です。Star trek Voyagerの好きなキャラクターです。まとめ記事は後日タイトルから内容がわからなくなるため、title検索で見つかるよう個々の記事にしてます。いわゆるBorg集合体の有名なセリフから「お前たち（の知識）を吸収する。抵抗は無意味だ」。Thanks in advance.
Why not register and get more from Qiita?
  1. We will deliver articles that match you
    By following users and tags, you can catch up information on technical fields that you are interested in as a whole
  2. you can read useful information later efficiently
    By "stocking" the articles you like, you can search right away