PYNQ > Pmod VGA > Verilog HDL:VGA出力(gradation.v) > VGA HDMI変換で表示できなかったが、VGAモニタでは表示できていた

動作環境

PYNQ-Z1
Windows 10 Pro v1909
Vivado v2019.1
Pmod VGA

概要

• FPGAプログラミング大全 Xilinx編
  • VGA出力のVerilog-HDLコードが紹介されている
• 上記にあるPYNQ用のverilog-HDLファイルをソースに読込み、XDCファイルを設定してProgram FPGAしたがVGA出力されない
  • VGA出力の確認にはVGA HDMI変換を用いて、HDMIモニタに出力していたが、表示されなかった
• VGAモニタに出力するようにすると、表示されるようになった

使用機材

• VGA HDMI 変換アダプタ Lemorele VGA HDM I変換
  • PCのVGAからHDMIへ変換されることは確認した
• Pmod VGA
  • ピンの割り当て
• VGAモニタ
  • 17インチの10年前のLGのモニタ

実行手順

1. Vivado v2019.1で新規プロジェクト作成
2. FPGAプログラミング大全 Xilinx編のサポートページにあるPYNQ-Z1.zipのPYNQ-Z1\gradation_PmodVGA\HDLにある4つのファイルをプロジェクトに追加
   • gradation.v
   • pckgen.v
   • syncgen.v
   • vga_param.h
3. PYNQ-Z1.zipのPYNQ_constraints_PmodVGA.xdcの内容を制約として追加する。使用する設定すべての行のコメントをアンコメントする
4. bitstream生成
5. PROGRAM AND DEBUG > Open Hardware ManagerにてProgram Deviceを実施する

結果

表示されない < VGA HDMI変換の場合

VGA HDMI変換をした場合、HDMIモニタに表示されなかった。

表示された < VGAモニタの場合

VGAモニタに接続を変更するとカラーパターンが表示された。

IP化してBlock Designで使用

gradation.v関連をIP化して、Block Designで使用してみた。
CLKはMake ExternalしてH16 (125MHz: CLK125)を割り当てした。

これでもVGAモニタに出力することを確認した。

関連

• ZYBO / IP > Clock Divider > IP作成したClock Dividerを使ってFCL_CLK0(100MHz)を1Hzに分周してみた

次 > A memory mapped VGA controller for ZedBoard.

• angmouzakitis /ZedBoard-AXI-VGA

これをPYNQ用に使えれば、使い勝手があがりそう。