1.5ビットパイプラインADCの構成と動作をわかりやすく整理してみた
はじめに
パイプラインADCは高速かつ高分解能なA/D変換方式として、通信機器や画像処理回路などで幅広く使われています。
なかでも「1.5ビットステージを連結する方式」は、高い直線性と冗長性による誤差耐性を実現することで知られています。
本記事では、1.5ビットADCステージの基本構成から判定ロジック、MDAC（Multiplying DAC）による残差処理まで、数学式と図表でわかりやすく解説します。
1. 各ステージの基本構成：1.5ビットってどういう意味？
▶ 構成のポイント
- 各ステージはコンパレータ2個を使って、入力電圧を3領域に分類します。
- この3値を**2ビット（冗長）**で表現し、後段の誤差訂正が可能になります。
- これにより、1ビット当たり以上の精度を確保しつつ、次段ステージに残差を渡すことができます。
2. 判定レベル → 出力ビット → High/Low分類の対応表
| 判定レベル | 出力ビット（例） | 判定条件 | 分類 |
|---|---|---|---|
| Low | 00 | $V_{in} < \frac{1}{4}V_{ref}$ | Low（ロー） |
| Mid | 01 | $\frac{1}{4}V_{ref} \le V_{in} < \frac{3}{4}V_{ref}$ | Mid（再量子化） |
| High | 10 | $V_{in} \ge \frac{3}{4}V_{ref}$ | High（ハイ） |
3. ビット分類 → ハイ／ローの最終出力
| 出力ビット | 意味 | ハイ／ロー分類 |
|---|---|---|
| 00 | 入力が最小領域 | Low（ロー） |
| 01 | 入力が中間領域 | Mid（再計算・再量子化） |
| 10 | 入力が最大領域 | High（ハイ） |
この「ビット分類→分類出力」は、簡単な組合せ論理回路で実装可能です。
4. ステップ2：MDACで残差を生成（Multiply DAC）
▶ 使用素子と記号定義
| 記号 | 意味 |
|---|---|
| $V_1$ | 入力電圧 |
| $V_{ref}$ | 参照電圧 |
| $C_s$ | サンプリングキャパシタ |
| $C_f$ | フィードバックキャパシタ |
| $D_x$ | 出力ビット値（0または1） |
| $V_{out}$ | 残差電圧（次段への入力） |
▶ 一般式（電荷保存則から導出）
$$
V_{out} = \left( \frac{C_s + C_f}{C_f} \right)V_1 - \left( \frac{C_s}{C_f} \right)V_{ref} \cdot D_x
$$
▶ 理想条件：$C_s = C_f$
このとき、式は以下のように簡略化できます：
$$
V_{out} =
\begin{cases}
2V_1 & (D_x = 0) \
2V_1 - V_{ref} & (D_x = 1)
\end{cases}
$$
これは、「2倍して参照電圧を引く」演算が、スイッチ付きキャパシタ（SC）回路で物理的に実装されることを意味します。
5. 最終構成：パイプライン連結で高分解能を実現
- 各ステージが「1.5ビット判定 + 残差生成」を行います。
- 残差は次段ステージの入力となり、逐次ビット決定が進行。
- 最終的に nステージ → 実効分解能 nビット程度 のA/D変換が完了します。
6. 多段構成とデジタル補正（全加算器・半加算器）
- 各ステージ出力ビットは Dフリップフロップ によって一時保存し、タイミングずれを補正。
- 全加算器（Full Adder）や半加算器（Half Adder）によって、各ステージ出力をビット加算処理。
- これにより、冗長ビットを含む複数段の出力を、1つのバイナリデータ列へと変換できます。
7. 設計上のトレードオフ
| 項目 | 内容 |
|---|---|
| 精度向上 | 1.5ビット構成によって、オーバーレンジ誤差にロバスト |
| 高速化 | パイプライン構成により、サンプルを並列に処理可能 |
| デメリット | 回路規模が大きくなる（比較器、アンプ、スイッチが多数） |
8. 全体動作まとめ
- 入力電圧を3領域に分類（Low / Mid / High）
- 判定結果を2ビットで符号化（冗長性あり）
- MDACで残差を計算（SC回路で「2倍−Vref」処理）
- 残差を次段ステージの入力にし、繰り返し処理
- 最終的に加算器・クロック同期により出力を整形
おわりに
1.5ビット構成は、一見すると「非効率」なように思えますが、誤差耐性と直線性の観点から非常に優れた方式です。
特にアナログ誤差が無視できない回路設計においては、この冗長性が大きな武器になります。
参考