1. 回路と記号
- 差動ペア：NMOS $M_1, M_2$（ゲートに $v_{in+}, v_{in-}$）
- テール電流源：$I_{\text{tail}}$（有限インピーダンス $r_{\text{tail}}$ を持つと現実的）
- 負荷：抵抗 $R_D$ か PMOS 能動負荷（出力抵抗 $r_{o,p}$）
- 各NMOSの小信号パラメータ：$g_m=\partial I_D/\partial V_{GS}$, $r_{o}=(\partial I_D/\partial V_{DS})^{-1}$
- 差動入力：$v_{id}=v_{in+}-v_{in-}$
- 単端出力：$v_{o1}$（片側），差動出力：$v_{od}=v_{o1}-v_{o2}$
- オーバードライブ：$V_{OV}=V_{GS}-V_{TH}$
- PMOS負荷を含めた片側の有効出力抵抗：$\displaystyle R_{\text{out}}\equiv (R_D\parallel r_o\parallel r_{o,p})$
2. バイアスと小信号基本式
2.1 DCバイアス（飽和）
$$
I_D ;\approx; \tfrac12,\mu C_{\text{ox}}\frac{W}{L}V_{OV}^2 ,(1+\lambda V_{DS})
$$
（$\lambda$：チャネル長変調，長チャネルで小）
$$
g_m ;\approx; \frac{2I_D}{V_{OV}}, \qquad
r_o ;\approx; \frac{1}{\lambda I_D}=\frac{V_A}{I_D}
$$
各枝の直流電流：$;I_D = I_{\text{tail}}/2$
2.2 小信号“ペア”の電流分配
微小差動入力に対し，左右の電流変化は $\pm \frac{g_m}{2}v_{id}$：
$$
\Delta i_{d1}=+\frac{g_m}{2}v_{id},\quad
\Delta i_{d2}=-\frac{g_m}{2}v_{id}
$$
（線形領域：$|v_{id}|\ll 2V_{OV}$。$|v_{id}|\to 2V_{OV}$ 付近で“全電流ステアリング”に近づく）
3. ゲイン（最重要）
3.1 単端（差動入力→片側出力）
$$
\boxed{A_{v,\text{se}} ;\equiv; \frac{v_{o1}}{v_{id}} ;\approx; -\frac{g_m}{2},R_{\text{out}}}
$$
3.2 差動（差動入力→差動出力）
$$
\boxed{A_{v,\text{dd}} ;\equiv; \frac{v_{od}}{v_{id}} ;\approx; -,g_m,R_{\text{out}}}
$$
（両端で符号が反転するため，差動化で2倍）
抵抗負荷なら $R_{\text{out}}\approx R_D\parallel r_o$，能動負荷なら $R_{\text{out}}\approx r_o\parallel r_{o,p}$ で大ゲイン。
4. 入出力インピーダンス
- 入力：MOSゲートは直流で $R_{in}\to\infty$。高周波は容量で決まる（後述）。
- 片側出力：$\displaystyle R_{\text{out}}=R_D\parallel r_o\parallel r_{o,p}$
5. 共通モード（CM），CMRR
5.1 理想テール（$r_{\text{tail}}\to\infty$）
- CM入力に対しソース節点はほぼ固定 → $A_{cm}\approx 0$，CMRR→∞
5.2 有限テール抵抗 $r_{\text{tail}}$
- CMで左右対称 → ソース節点は見かけのエミッタ（ソース）縮退：両トランジスタのソースインピーダンスが合成され $\approx 1/(2g_m)$。
- 近似的に単端の共通モード利得は
$$
A_{cm,\text{se}} ;\approx; -,\frac{R_{\text{out}}}{,2r_{\text{tail}} + 1/g_m,}
$$
（オーダ評価；$r_{\text{tail}}$ が大きいほど小さく）
CMRR（単端）：
$$
\boxed{\text{CMRR}{\text{se}};\approx;\frac{|A{v,\text{se}}|}{|A_{cm,\text{se}}|}
;\sim; \frac{g_m R_{\text{out}}}{2},\Big(2 r_{\text{tail}} g_m + 1\Big)}
$$
（比例関係に注目：$g_m$ と $r_{\text{tail}}$ を上げると改善）
6. 入力範囲（ICMR）と出力スイング
NMOS入力・上側PMOS能動負荷の典型（電源 $V_{DD}$，下側GND）：
- 下限（NMOS差動が飽和維持）
$$
V_{\text{CM,min}} ;\approx; V_{TH,n}+V_{OV,n} + V_{DSsat,\text{tail}}
$$
- 上限（PMOS負荷が飽和維持 & NMOSも飽和）
$$
V_{\text{CM,max}} ;\approx; V_{DD} - V_{OV,p} - V_{DSsat,n}
$$
- 出力ハイ上限：$V_{OH}\approx V_{DD}-V_{OV,p}$
-
出力ロー下限：$V_{OL}\approx V_{DSsat,n}$
（抵抗負荷なら $V_{OH}$ は $I_D R_D$ でさらに下がる）
7. 周波数特性（主要ポールとミラー）
入力実効容量（片側）：
$$
C_{\text{in,eff}} ;\approx; C_{gs} + C_{gd},(1-|A_{v,\text{se}}|)
$$
（反転段なのでミラー係数 $1-|A|$。差動で相殺が部分的に働く場合も，設計では上式で安全側に見積）
- 入力極：$\displaystyle f_{p,\text{in}}\approx \frac{1}{2\pi R_S,C_{\text{in,eff}}}$（信号源抵抗 $R_S$ に依存）
- 出力極（支配的になりやすい）：
$$
f_{p,\text{out}} ;\approx; \frac{1}{2\pi,R_{\text{out}},(C_L+C_{db}+C_{ds}+C_{gd})}
$$
- 単体トランジスタの**$f_T$** 目安：$\displaystyle f_T\approx \frac{g_m}{2\pi(C_{gs}+C_{gd})}$
8. ノイズ（入力換算：熱雑音支配の概算）
NMOS 2本の差動ペア（γ≈2/3 としての目安）：
$$
\boxed{\overline{v_{n,\text{in}}^2};\approx; \frac{8 k T \gamma}{g_m},\Delta f}
$$
（$g_m$ を上げる＝$I_D$↑ or $V_{OV}$↓ で雑音低下。ただし消費電力や直線性とトレードオフ）
9. 設計の手順（最短フロー）
- 仕様（$|A_{v,\text{dd}}|$, 帯域, CMRR, スイング, ICMR, $C_L$, 消費）を決める
- $V_{OV}$ と $I_{\text{tail}}$ を仮置き → $g_m=2(I_{\text{tail}}/2)/V_{OV}$
- 負荷選定：抵抗 $R_D$ か能動負荷（$r_{o,p}$）→ $R_{\text{out}}$ を見積
$\Rightarrow A_{v,\text{dd}}\approx g_m R_{\text{out}}$ が満たせるか確認 - 帯域：$R_{\text{out}}$ と $C_L$ から $f_{p,\text{out}}$ を計算。必要なら $R_{\text{out}}\downarrow$ or $C_L\downarrow$ or バッファ追加
- CMRR：テール源の $r_{\text{tail}}$ を大（カスコード化等）
- ICMR/スイング：各素子の $V_{DSsat},(\approx V_{OV})$ マージンを満たすバイアス電位配分
- ノイズ/直線性：$g_m$（=電流と $V_{OV}$）とソース退化（$R_S$）で最適化
10. 代表トレードオフ（式で読む）
| 上げたい指標 | 手段 | 式での効果 | 代償 | ||
|---|---|---|---|---|---|
| ゲイン ( | A_{v,\text{dd}} | ) | $g_m\uparrow$, $R_{\text{out}}\uparrow$ | $A_{v,\text{dd}}\approx g_m R_{\text{out}}$ | 電力↑，帯域↓（$R_{\text{out}}$↑で支配極↓） |
| 帯域 | $R_{\text{out}}\downarrow$, $C_L\downarrow$ | $f_{p,\text{out}}\approx 1/(2\pi R_{\text{out}}C_{\text{out}})$ | ゲイン↓ or 負荷制約 | ||
| CMRR | $r_{\text{tail}}\uparrow$, $g_m\uparrow$ | $\text{CMRR}\propto (2r_{\text{tail}}g_m+1),g_mR_{\text{out}}/2$ | 電力↑，ヘッドルーム↓ | ||
| 雑音 | $g_m\uparrow$ | $\overline{v_{n,\text{in}}^2}\approx 8kT\gamma/g_m$ | 電力↑，ICMR↓（$V_{OV}\downarrow$で） | ||
| スイング | $V_{OV}\downarrow$, 抵抗負荷↑ | $V_{OH}\approx V_{DD}-V_{OV,p},\ V_{OL}\approx V_{DSsat,n}$ | ゲイン・線形性・ノイズと相反 |
11. すぐ使える設計“目安式”
- ゲイン目標から：$\displaystyle g_m \gtrsim \frac{|A_{v,\text{dd}}|}{R_{\text{out}}}$
- 雑音目標から：$\displaystyle g_m \gtrsim \frac{8kT\gamma}{\overline{v_{n,\text{in}}^2}/\Delta f}$
- 帯域目標から：$\displaystyle R_{\text{out}} \lesssim \frac{1}{2\pi,C_{\text{out}},f_{3\text{dB}}}$
- ICMR：上限下限が $V_{OV}$ と $V_{TH}$ と負荷の $V_{OV,p}$ で決まる → まず余裕を 100–200 mV 以上確保