Help us understand the problem. What is going on with this article?

KiCadで特定レイヤーのアニュラリングを抜く

More than 1 year has passed since last update.

via.png

注意

この方法で実際製造してくれるか、狙い通りに作ってくれるかは業者によると思うので、もし何かあっても文句は言わないでください。(Fusion PCBに出したらとりあえず狙い通りに作ってくれました)

問題

KiCad (少なくとも5.0.2以前)はビアの未接続処理がありません。つまり全てのレイヤーにアニュラリングが入ります。
これは大抵の趣味レベル基板であれば別に問題ないのですが、BGAパッケージを配線しようとしたときに内層が狭くなって面倒になります。
1mmピッチで0.6/0.3mmビアを普通に置くとこんな感じになってしまいます。
normal.png

解決策

アニュラリングを抜くのではなく、アニュラリング極小のビアを置いて必要な部分だけ配線でアニュラリングを描きます。(タイトル詐欺)

例えば0.6/0.3のビアを置きたければ、0.31/0.3のビアを置いて、0.6mmの配線を必要なレイヤーに書き足します。このとき配線長を0にするとクリアランス判定が効かなくなるので、(0.01mm,0.01mm)長とかにするといいです。
via2.png

マウスで書こうとすると大変なので、少なくとも最初の1個は一旦適当に書いてからEキーでプロパティ開いて数値を直接入力して作るといいです。(2個め以降はコピペ、接続する内層を変えたければ、プロパティからレイヤーを変える)ビアの中心からどちら方向に配線を伸ばしたかは適当なレイヤー(*.Userなど)に書いておくとわかりやすいです。
ex.png

1mmピッチでビアを置いても普通に置くよりかなり余裕ができます。
sol1.png

なおこの方法では出力されるガーバーは0.31mmのViaPadと0.6mmのConductorになります。

解決策2

そういうフットプリントを作って配置します。
例えばこんな感じ

(module via_with_in2_annular_ring (layer F.Cu) (tedit 5C6C9BC3)
  (fp_text reference AN_V** (at 0 0.5) (layer F.SilkS) hide
    (effects (font (size 0.2 0.2) (thickness 0.05)))
  )
  (fp_text value via_annular_th (at 0 -0.5) (layer F.Fab) hide
    (effects (font (size 0.2 0.2) (thickness 0.05)))
  )
  (pad 1 thru_hole circle (at 0 0) (size 0.6 0.6) (drill 0.3) (layers F&B.Cu))
  (pad 1 thru_hole circle (at 0 0) (size 0.6 0.6) (drill 0.3) (layers In2.Cu))
)

ただこの方法だとフットプリントのプロパティ開いたりすると普通のスルーホールに戻されるので注意が必要です。

ozwk
Why not register and get more from Qiita?
  1. We will deliver articles that match you
    By following users and tags, you can catch up information on technical fields that you are interested in as a whole
  2. you can read useful information later efficiently
    By "stocking" the articles you like, you can search right away