下手の横好きさんです。

FPGAをごにょごにょしながら、いろんな利用方法を考えてみる人。あんまりHWの実装には触れないかも。 ※ ここでのコメントは基本的に個人の見解であり、所属する会社や団体を代表するものではありません。

マダコ釣りが相変わらずマイブーム(今シーズンはそこそこ好調だった）。 　　　*****　　　記載内容はあくまでも私個人の見解です。所属する組織を代表するものでございません。 #IAmIntel

RTL記述とモデルベース記述で FPGA 設計をしている人です （もっぱら Verilog HDL、DSP Builder for Intel(R) FPGA、でほぼ Intel FPGA で動かしています）

python-doc-jaで少し翻訳してます。組み込み系出身です。DeveloperExperienceや品質、コンプライアンス（ライセンス等の知財権尊重や利用者保護）に興味があります。 別途記載無い場合、投稿記事内の長ーいコードはzlibライセンスやBoostライセンスでご利用できます。短いコードは著作権を主張できないと考えてますのでご自由にどうぞ。