QuartusPrimeでプロジェクトを開き、一旦そのままでコンパイルを実行する
「Tools -> TimeQuestTimingAnalyzer」を選び、TimeQuestTimingAnalyzerを起動する
TimeQuestTimingAnalyzerのウィンドウで、「Netlist -> CreateTimingNetlist」を選ぶ
チェックはデフォルトのまま「OK」
次に「File -> New SDC File」を選びSDCファイルを作成
SDCファイルのウィンドウで、「Edit -> InsertConstraint -> CreateClock」を選ぶ
Clock nameとPeriodを入力
Targetsの右の[...]ボタンをクリックし、「get_ports -> List」をクリックし、リストからターゲットのクロックを選択する
「OK -> Insert」
とするとSDCファイルが完成する
create_clock -name CLK50 -period 20 [get_ports {CLK}]
「File -> SaveAs」で適当なディレクトリへ保存する
この名前を付けて保存画面にAdd file to current projectのチェックがあるので、チェックを入れて保存する
これでCritical Warning (332148): Timing requirements not metが消える
これでCritical Warning (332012): Synopsys Design Constraints File file not foundが消える