🔷【1. MOSFET構造：LとWの意味と量子論的背景】
| 記号 | 意味 | 単位 |
|---|---|---|
| $L$ | チャネル長（ソース-ドレイン間の距離） | m |
| $W$ | チャネル幅（電子が流れる広がり） | m |
✅ 工学的意味
-
小さい $L$ ⇒ スイッチング高速化、スケーリング可能だが：
- 短チャネル効果（しきい値電圧降下、DIBL）
- 量子トンネル効果によるリーク電流増加
-
大きい $W$ ⇒ 電流能力向上、オン抵抗低減
✅【2. シュレディンガー方程式によるトンネル解析】
▶︎ 1次元・時間非依存シュレディンガー方程式
$$
- \frac{\hbar^2}{2m} \frac{d^2 \psi(x)}{dx^2} + V(x)\psi(x) = E\psi(x)
$$
ここで、ゲート酸化膜（SiO₂）をポテンシャル障壁 $V(x)$ とみなし、電子波動関数 $\psi(x)$ がこれを通り抜ける確率を解析。
✅【3. トンネル効果の基本式】
● ポテンシャル障壁：
$$
V(x) =
\begin{cases}
0 & x < 0 \
U_0 & 0 \le x \le L_{\text{ox}} \
0 & x > L_{\text{ox}}
\end{cases}
$$
● トンネル確率（障壁幅 $L_{\text{ox}}$、高さ $U_0$）
$$
T \approx \exp\left( -2L_{\text{ox}} \cdot \frac{\sqrt{2m(U_0 - E)}}{\hbar} \right)
$$
- $L_{\text{ox}}$：酸化膜厚（数 nm）
- $U_0 - E$：障壁高さと電子エネルギーの差
✅【4. ドレイン電流とW, Lの関係（MOSFET動作式）】
● 飽和領域におけるドレイン電流：
$$
I_D = \frac{1}{2} \mu C_{\text{ox}} \frac{W}{L} (V_{GS} - V_T)^2
$$
| 記号 | 意味 |
|---|---|
| $\mu$ | キャリア移動度 |
| $C_{\text{ox}}$ | 酸化膜容量密度（F/m²） |
| $V_{GS}$ | ゲート-ソース電圧 |
| $V_T$ | しきい値電圧 |
-
$I_D \propto \frac{W}{L}$
- W増加： 電流増加
- L減少： 電流増加だがトンネルリークとトレードオフ
✅【5. トンネルリーク電流との関連】
● トンネルリーク電流（近似）：
$$
I_{\text{tunnel}} \propto W \cdot \exp\left( -\frac{L_{\text{ox}}}{\lambda} \right) \cdot V_{GS}
$$
- $\lambda$：減衰長（エネルギー・バリア材に依存）
- 薄膜酸化膜 ⇒ $I_{\text{tunnel}}$ が指数的に増加
✅【6. まとめ：式と設計トレードオフ】
| 項目 | 数式／物理的意味 |
|---|---|
| $L$ | 小さいほど高速だが、トンネル電流と短チャネル効果が増加 |
| $W$ | 大きいほど $I_D$ 増加（性能向上） |
| $I_D$ | $\propto \frac{W}{L}$（飽和電流） |
| $T$（トンネル確率） | $\propto \exp(-2L_{\text{ox}}\sqrt{2m(U_0 - E)}/\hbar)$ |
| $I_{\text{tunnel}}$ | $\propto W \cdot \exp(-L_{\text{ox}}/\lambda)$ |
✅【補足：量子効果と設計への影響】
- 微細化された $L < 10$ nm 世代では、シュレディンガー方程式による量子力学的設計が必要。
- FinFET・GAA構造（ゲートオールアラウンド）では、LとWの定義が三次元構造依存に変化。
🔷【1. トンネル効果の基本式（量子力学的透過係数）】
MOSFETで問題になるのは、電子がゲート酸化膜（SiO₂）をトンネルしてしまう現象。
✅ トンネル透過係数（矩形ポテンシャル障壁）
$$
T \approx \exp\left( -2 L_{\text{ox}} \cdot \frac{\sqrt{2m (U_0 - E)}}{\hbar} \right)
$$
| 記号 | 意味 |
|---|---|
| $L_{\text{ox}}$ | ゲート酸化膜の厚さ（障壁幅） |
| $U_0$ | 障壁高さ（例：Si–SiO₂間のポテンシャル） |
| $E$ | 電子の運動エネルギー（数百 meV程度） |
| $m$ | 電子の質量 |
| $\hbar$ | ディラック定数 |
🔷【2. トンネルリーク電流（ゲートリーク）】
✅ リーク電流のモデル式
トンネル透過係数 $T$ をもとに、ゲートリーク電流は次のように近似される：
$$
I_{\text{tunnel}} \propto W \cdot T \cdot V_{GS}
$$
ここで：
- $W$：チャネル幅（トンネルする断面積に比例）
- $V_{GS}$：ゲート電圧
- $T$：トンネル透過係数（上式）
🔷【3. MOSFETの電流式との比較】
MOSFETの飽和領域でのドレイン電流：
$$
I_D = \frac{1}{2} \mu C_{\text{ox}} \frac{W}{L} (V_{GS} - V_T)^2
$$
ここで酸化膜容量密度：
$$
C_{\text{ox}} = \frac{\varepsilon_{\text{ox}}}{L_{\text{ox}}}
$$
よって、MOSFETのスイッチング用の主電流 $I_D$ は**$W/L$** に比例し、$L_{\text{ox}}$ が小さいとスイッチング性能向上。
しかし、同時に $T \propto \exp(-2L_{\text{ox}}\dots)$ が増加 → トンネルリーク $I_{\text{tunnel}}$ も増加。
🔷【4. 式のまとめ：MOSFET電流とトンネル電流の構造比較】
| 項目 | 数式 | 増加要因 |
|---|---|---|
| MOSFET主電流 $I_D$ | $\frac{1}{2} \mu C_{\text{ox}} \frac{W}{L} (V_{GS} - V_T)^2$ | $W↑$, $L_{\text{ox}}↓$ |
| トンネル電流 $I_{\text{tunnel}}$ | $W \cdot V_{GS} \cdot \exp\left( -2 L_{\text{ox}} \sqrt{2m(U_0 - E)}/\hbar \right)$ | $W↑$, $L_{\text{ox}}↓$ |
🔷【5. 式変形による定性的比較】
主電流とリーク電流の比率を取り、設計トレードオフの理解に：
$$
\frac{I_{\text{tunnel}}}{I_D} \propto \frac{2 V_{GS} \cdot \exp(-2 L_{\text{ox}} \kappa)}{ \mu \varepsilon_{\text{ox}} \cdot \frac{1}{L_{\text{ox}}} \cdot \frac{1}{L} \cdot (V_{GS} - V_T)^2 }
$$
$$
= \frac{2 L_{\text{ox}} L \cdot V_{GS}}{\mu \varepsilon_{\text{ox}} (V_{GS} - V_T)^2} \cdot \exp(-2 L_{\text{ox}} \kappa)
$$
この式は、リーク電流抑制のためには指数関数項（酸化膜厚）を十分に確保すべきことを意味する。
🔷【6. 実用的設計への影響】
- 微細化 $L_{\text{ox}} \downarrow$ → スイッチング性能 $↑$、だがリーク電流指数増大
- **高誘電率材料（High-$k$）**を使えば、同じ $C_{\text{ox}}$ で $L_{\text{ox}}$ を厚くでき、リーク低減が可能