✅ 基本構造:MOSトランジスタとは
MOSトランジスタ(Metal-Oxide-Semiconductor Field Effect Transistor)は、電圧によって電流の流れを制御するスイッチであり、**ソース(Source)、ドレイン(Drain)、ゲート(Gate)**の3端子を持ちます。
✅ W(Width:チャネル幅)
-
定義:チャネル(電流が流れる経路)の横方向の幅
-
単位:μm(マイクロメートル)
-
役割:
- Wが大きいほど、電流が流れやすくなり、ドレイン電流 $I_D$ が増加します。
- **トランジスタの駆動力(Drive Strength)**を上げたいときはWを大きくします。
-
数式関係(サブミクロン領域の一次近似):
$$
I_D \propto \frac{W}{L}
$$
✅ L(Length:チャネル長)
-
定義:ソースからドレインまでのチャネルの長さ
-
単位:μm
-
役割:
- Lが短いほど電子がすばやく移動でき、高速動作が可能。
- しかし**短すぎるとリーク電流や短チャネル効果(SCE)**が顕著になるため、設計に注意が必要。
-
技術ノードと関連:
- Lはプロセス技術の微細化に対応(例:28nm, 14nmなど)
✅ M(Multiplication factor:多重構成数)
-
定義:同じWとLを持つトランジスタを何個並列に接続して使っているかを示す数。
-
役割:
- 同じトランジスタをM個並列にすることで、全体のWがM倍になる。
- 実際のレイアウトでは「1本の太いトランジスタ」よりも「複数の細いトランジスタを並列に」したほうが製造上好ましい。
-
実効幅との関係:
- 実効的な幅 $W_{\text{eff}} = M \times W_{\text{unit}}$
✅ まとめ表
パラメータ | 意味 | 単位 | 増やすとどうなる? |
---|---|---|---|
W | チャネル幅 | μm | 電流量↑、ドライブ力↑ |
L | チャネル長 | μm | 短いほど速度↑、ただしリーク↑ |
M | 並列トランジスタ数 | 無次元 | 実効Wが増加 → 電流量↑、面積↑ |
✅ MOSFETアンプの主要性能指標一覧
指標項目 | 単位 | 解説 |
---|---|---|
電源電圧 | [V] | アンプに供給される電圧。動作マージンやレールトゥレール性に影響。低電圧化トレンドでは重要。 |
消費電力 | [W] | 電源電圧とドレイン電流の積。 $P = V_{DD} \cdot I_D$ |
消費電流 | [μA] | アンプが消費する直流電流。通常はバイアス電流に近い。低消費設計に重要。 |
直流利得(DC Gain) | [dB] | 直流(または低周波)信号に対する電圧利得。 高いほど信号を忠実に増幅できる。 |
出力抵抗 | [Ω] | 出力端から見た等価抵抗。小さいほど電流駆動力が強く、負荷変動に強い。 |
入力換算雑音 | [nV/√Hz] | 雑音電圧を入力側に換算した値。小さいほど雑音に強い高性能アンプ。 |
利得帯域幅積(GBW) | [Hz] | ゲインと帯域幅の積。高速動作や位相補償設計に直結する指標。 |
位相余裕 | [°] | フィードバックシステムの安定性指標。45°以上あれば安定。 |
スルーレート | [V/μs] | 出力電圧がどれだけ急激に変化できるかの指標。 $SR = \frac{I_{bias}}{C_L}$ |
出力オフセット電圧 | [mV] | 入力が0でも出力に現れる誤差電圧。精密アンプでは小さく抑えることが求められる。 |
入力電圧範囲 | [V] | アンプが正常に動作可能な入力電圧の範囲。特にレールトゥレール入力が重要なアプリで考慮。 |
全高調波歪(THD) | [% or dB] | 出力信号に含まれる高調波の割合。非線形性の指標。低THDほど忠実な波形出力。 |
占有面積 | [mm² or μm²] | ICチップ上でのトランジスタ回路の占める面積。 小さいほど高集積・低コスト設計に有利。 |
✅ 1. オーバードライブ電圧 $V_{\text{ov}}$
-
定義:
$$
V_{\text{ov}} = V_{\mathrm{GS}} - V_T
$$ -
飽和領域動作条件(NMOS):
$$
V_{\mathrm{DS}} > V_{\text{ov}}
$$
✅ 2. ドレイン電流とアスペクト比の関係(NMOS)
◆ ドレイン電流(飽和領域):
$$
I_D = \frac{1}{2} \mu_n C_{\text{ox}} \frac{W}{L} V_{\text{ov}}^2
$$
◆ アスペクト比($\frac{W}{L}$)の一般形:
$$
\frac{W}{L} = \frac{2 I_D}{\mu_n C_{\text{ox}} V_{\text{ov}}^2}
$$
- $I_D$:ドレイン電流(A)
- $\mu_n$:電子移動度(cm²/Vs)
- $C_{\text{ox}}$:酸化膜容量密度(F/cm²)
- $V_{\text{ov}}$:オーバードライブ電圧(V)
✅ 3. PMOSアスペクト比補正
◆ 移動度比による補正:
$$
\left( \frac{W}{L} \right){\text{PMOS}} = \frac{\mu_n}{\mu_p} \cdot \left( \frac{W}{L} \right){\text{NMOS}}
$$
- $\mu_p$:正孔移動度(PMOS)
- 通常、$\mu_n / \mu_p \approx 3$(プロセス依存)
✅ まとめ:一般式
項目 | 式(一般化) |
---|---|
オーバードライブ電圧 | $V_{\text{ov}} = V_{\mathrm{GS}} - V_T$ |
飽和領域の条件 | $V_{\mathrm{DS}} > V_{\text{ov}}$ |
$I_D$(飽和領域) | $I_D = \frac{1}{2} \mu_n C_{\text{ox}} \frac{W}{L} V_{\text{ov}}^2$ |
$\frac{W}{L}$の計算式 | $\frac{W}{L} = \frac{2 I_D}{\mu_n C_{\text{ox}} V_{\text{ov}}^2}$ |
PMOS補正係数 | $\left( \frac{W}{L} \right){\text{PMOS}} = \frac{\mu_n}{\mu_p} \cdot \left( \frac{W}{L} \right){\text{NMOS}}$ |
✅ 差動アンプとは
- 差動アンプは、2つの入力($V_{in+}, V_{in-}$)の差分に比例する出力を得る回路。
- 通常、**差動対(differential pair)**と呼ばれるNMOSまたはPMOSの2トランジスタ構成に、共通ソース(ソース接続)と一定のバイアスカレント源を持つ。
✅ なぜ素子サイズ(W, M)を大きくすると調整しやすいのか?
① ミスマッチ(オフセット)の抑制
◆ 原理
- 実際のIC製造では、同じ設計値でもトランジスタごとにしきい値電圧 $V_T$ や $\mu C_{ox}$、L/W に微小なばらつきが生じる。
- 差動対の左右でこのばらつきがあると、入力が等しいのに出力が偏る(オフセット電圧)。
◆ 面積との関係
-
ミスマッチは、素子の面積の平方根に反比例:
$$
\sigma_{V_T} \propto \frac{1}{\sqrt{W \cdot L}}
$$
◆ 結論
→ $W \cdot L$ を大きくすることで、しきい値の揺らぎが小さくなり、オフセットが減る。
② $V_{DS}$ 差分の調整余地が増える
◆ 原理
- 差動対では、微小な入力差 $\Delta V_{in}$ に対して出力電流に差分が生じるが、その時の $V_{DS}$ の差や変動が左右でアンバランスになると、電流バランスが崩れやすい。
◆ 素子サイズと電流制御の関係
-
ドレイン電流:
$$
I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_T)^2
$$→ Wが大きいと、同じ $V_{GS} - V_T$ でも大きな電流制御が可能
→ より高精度の電流差分制御がしやすくなる
③ 微調整しやすい(レイアウト対称性の確保)
- トランジスタサイズが大きいと、レイアウト時により対称性を保ちやすくなる。
- また、ソース接続ライン・ゲート配線・ドレイン配線の左右差の影響が相対的に小さくなる。
- → これにより、DCオフセットやACゲイン差が抑制される。
④ 出力スイングの安定性(特に小信号域)
- チャネル長Lを長くしたり、Wを大きくしておくことで、トランジスタがより理想的な飽和状態に保たれやすくなる。
- これは、出力端のスイング時の直線性やゲイン安定性に寄与。
✅ 対策:MOSのW(チャネル幅)を大きくする
◆ 1/fノイズ電圧密度の基本式(簡略形):
$$
S_V(f) \propto \frac{1}{W \cdot L \cdot f}
$$
- $S_V(f)$:ノイズ電圧スペクトル密度(V²/Hz)
- $W$:チャネル幅
- $L$:チャネル長
- $f$:周波数
◆ Wの効果に着目すると:
-
Wが大きくなると:
- MOSの面積 $W \cdot L$ が増加
- 結果として 1/fノイズが低減
-
特に入力差動対(M1, M2)はノイズ源として支配的 → Wを広げることでS/N比が向上
◆ 実務上の設計指針
パラメータ | 効果 |
---|---|
Wの拡大 | ノイズ低減、トランジスタのgm向上(= ゲイン向上)、入力換算雑音の抑制 |
注意点 | Wを大きくしすぎるとゲート容量が増大し、帯域が狭くなる(速度とのトレードオフ) |
◆ 回路構成
- M6(PMOS):出力段のプルアップ側トランジスタ
- M7(NMOS):出力段のプルダウン側トランジスタ
- C1:補償容量(位相補償、ミラードミラー構成等で使われる)
解説:M6のLを小さくする理由
◆ 出力抵抗 $r_{out}$ を下げるため
トランジスタの出力抵抗 $r_o$ は以下の式で近似されます:
$$
r_o = \frac{1}{\lambda I_D} = \frac{L}{\lambda' W I_D}
$$
- $L$:チャネル長(小さくするほど $r_o$ は小さくなる)
- $\lambda$:チャネル長変調係数($\lambda \propto \frac{1}{L}$)
- $I_D$:ドレイン電流
- $W$:チャネル幅
◆ 実質的な効果
-
M6のLを短くする → $r_{o6}$が小さくなる → 出力インピーダンス低下
-
出力インピーダンスが下がると:
- スルーレートが改善
- ドライブ能力が向上
- 負荷に対する応答が高速になる
✅ トレードオフと設計注意点
項目 | M6のLを小さくした場合の効果 |
---|---|
出力抵抗 | 減少(◎) |
スルーレート | 改善(◎) |
ゲイン | わずかに低下(△) |
ノイズ耐性 | 若干低下(△) |
面積 | 減少(◎) |
レイアウト対称性・寄生効果 | 悪化の可能性あり(要検討) |
:スーパソースフォロワ(Super Source Follower)
◆ 構成
- M0:バイアス用PMOS電流源
- M1:Vin入力を受けるNMOS
- M2:電流ミラー出力(PMOSまたはNMOS)
- M3:定電流源(バイアス用)
◆ 特徴
- 通常のソースフォロワよりも出力インピーダンスが低く抑えられる
- M1のソースフォロワ構成にM2、M3が電流ミラー的に関与し、ソース電圧変動を吸収するような動作をする
◆ 出力インピーダンスの近似式:
$$
r_{\text{out}} \approx \frac{1}{g_{m1} g_{m2} r_{o1}}
$$
- $g_{m1}, g_{m2}$:M1、M2のトランスコンダクタンス
- $r_{o1}$:M1の出力抵抗(チャネル長変調による)
- 通常のソースフォロワよりもさらに1段低い次元の出力抵抗
✅ スーパソースフォロワ+負帰還
◆ 構成
- 左のスーパソースフォロワにオペアンプ(A)による電圧帰還を追加
- Aは出力電圧 $V_{out}$ をモニタして、M1のゲート電圧を調整
◆ 特徴
- 帰還によって出力インピーダンスがさらに低下
- 高利得Aを使えば使うほど、理想電圧源に近づく
◆ 出力インピーダンスの近似式:
$$
r_{\text{out}} \approx \frac{1}{A \cdot g_{m1} g_{m2} r_{o1}}
$$
- 利得A倍の改善効果
- 小容量負荷だけでなく大容量負荷に対しても出力の安定性が向上
✅ 比較まとめ
特性 | スーパソースフォロワ | 帰還付きスーパソースフォロワ |
---|---|---|
出力抵抗 $r_{\text{out}}$ | $\frac{1}{g_{m1} g_{m2} r_{o1}}$ | $\frac{1}{A \cdot g_{m1} g_{m2} r_{o1}}$ |
回路の安定性 | 中程度(容量負荷に注意) | 非常に高い(帰還により補償) |
実装の複雑さ | 単純 | オペアンプが必要で複雑 |
利点 | 高速応答、小出力抵抗 | 超低出力抵抗、大負荷駆動 |
✅ 式の読み取りと意味
$$
\Delta V_T = \frac{1}{C_{\text{ox}} \sqrt{L W}} = \frac{V_{\text{eff}}}{L} \sqrt{\frac{\mu}{2 C_{\text{ox}} I_{ds}}}
$$
各記号の意味:
記号 | 意味 |
---|---|
$\Delta V_T$ | しきい値電圧のばらつき(標準偏差) |
$C_{\text{ox}}$ | ゲート酸化膜容量密度(F/m²) |
$L$ | チャネル長(μm) |
$W$ | チャネル幅(μm) |
$V_{\text{eff}}$ | 有効ゲート電圧($V_{GS} - V_T$) |
$\mu$ | キャリア移動度 |
$I_{ds}$ | ドレイン電流 |
✅ 本質的な関係
-
ばらつきは $1/\sqrt{L \cdot W}$ に反比例する
→ 面積を大きくする(特にLを長く)ことでミスマッチが抑えられる -
ばらつきは $L$ が短いと顕著に増え、低消費・高精度設計ではLを長めに設計するのが通例