Introduction ～ FMRの終焉
あれは確か1993年頃のことだったと思う。
当時リーダーだったM笠さんに呼ばれ、1年先輩のS藤さん、1年後輩のK間君と共にプロジェクトの中止が告げられた。この数週間、ぼくたち3人はLSIの設計に取り組んでいた。現在だと「チップセット」と呼ばれるLSIに相当するASICを、K間君はメモリーコントローラ、ぼくはI/Oコントローラ、S藤さんがとりまとめをするという分担だった。CPUはIntelの、まだ発表されていなかったPentiumPro Processor、通称P6。ぼくもK間君もLSIの設計は未経験で、とりあえずCPUのデータシートを読み込んで、仕様の検討を始めた段階だった。
このデータシート、通常NDAで入手できる開発資料は黄色い表紙なので「イエローブック」と呼ばれていたが、P6のアーリーカスタマー(先行顧客)だったので、オレンジ色の表紙「オレンジブック」という、より機密性の高いドキュメントだった。チップセットを開発するにあたっては、主にCPUバスのプロトコル、その後も長い間使われるようになる「P6バス」の動作を理解する必要があった。この時、じっくり勉強したおかげで、後々の設計開発はだいぶ楽だった。
まずは、CPUバスのアドレスをデコードして、I/OアドレスだったらぼくのLSIで受けて、ビジーだったらバッファして、I/Oデバイス側の要求も処理するのにバッファが何段必要で…などと全体の構成を考えながら、タイミングチャートに書いてみて、ということをやっていた。まだ当時はVerilogやVHDLといったハードウェア記述言語での開発が(少なくとも部門では)一般的ではなく、唯一、前年にS木さんがVerilogで大規模な統合チップセットを開発した程度。まだ、タイミングチャートを書いて、「VIEWCAD」という社内CADを使ってロジックをゲート単位で並べて設計するのが主流だった。
結局、VIEWCADを持ち出して詳細設計に取り掛かる前に、プロジェクトは中断してしまった。ぼくの考えていた最強のI/Oコントローラは、I/Oデバイスに対するCPUのリクエストをバンバン受けることができ、I/Oデバイスからの応答も遅滞なく返すことができる、最強の性能を目論んでいたので、バッファのお化けみたいな構成で、いったい何百万ゲート規模になったのか、いまとなっては判らないまま。ぼくの担当したLSI設計は生涯、後にも先にもこれだけである。
FMRの開発
1990年に新卒で入社して以来、富士通のビジネス向けパソコン「FMR」シリーズの設計開発に携わっていた。
そして、このプロジェクトの打ち切りが、富士通におけるFMR開発の終焉であった。
その後、ぼくらはIBM-PC/AT互換アーキテクチャである「FMV」シリーズの設計開発にシフトしていく。ぼくもこの直後にM笠さんのチームでIntel PentiumProを採用したパソコン、FMV-6150の開発を担当することになる。
この記事シリーズでは、ほとんど語られることのなかった、パソコンFMRシリーズの開発を、一担当者の視点で記録しておきたい。FMRの立ち上げから関わったわけではないし、現場の新人エンジニアとして途中から関わっているだけなので、いわゆる「開発秘話」のような話や、ビジネス戦略のような話はできないが、当時の現場の様子を交えながら、失われる前にできるだけ記憶を形にしておきたいと思う。