FPGAとその周辺の電源についての動画でのサポート

FPGA や周辺のデバイスを中心に販売しているPALTEK では、新しい情報配信のかたちとして
技術動画を作成しました。
FPGA のXilinx 社を中心に製品の使い方、デモ、
よくある質問を動画にしてます。ぜひ、ご活用ください。
こちらに掲載している動画はすべてyoutubeにて無償で視聴可能です。

#動画コンテンツ一覧

##Xilinx 社 開発ツール Vivado® Design Suite を使用する方へ

動画タイトル	概要
ツール 概要	Vivado® Design Suite と最新のSDSoC™ まで、4つの設計ツールを紹介
① プロジェクト作成	FPGA の型式や評価ボードを指定し、プロジェクトの作成方法を紹介
② IP 生成	Vivado® Design Suite のIP 生成方法と、お客様作成のRTL をIP 化する方法を紹介
③ 合成とデバッグコア	論理合成のオプションの設定方法と、デバッグコアを生成方法を紹介
④ 配置配線	配置配線時間の短縮が可能な、 インクリメンタルコンパイルとオプションの設定方法を紹介
⑤ タイミングレポート	レポートの出力方法と、レポートの見方を紹介
⑥ 書込みとデバッグ	FPGAへの書き込みファイルの生成と書き込み方法と、 トリガー設定してFPGA 内部動作を確認するデバッグ方法を紹介
Example Design 生成方法	デバッグ時に使用できるサンプルデザインの生成方法を紹介 制約も自動生成されるので、このデザインを改版して デザインに組み込んでください
デバッグIP　 ILA/VIO の使い方	デバッグ時に有効なILA とVIO の2つのIP をGUI の設定方法も含めて紹介
IBERT 使い方	IBERT はトランシーバ用のデバッグIPで送信側、受信側の各設定ができ 基板実装された後はIBERTを実施し最適なパラメータを見つけてください

##Xilinx 社 回路図作成時に見ておきたい動画

動画タイトル	概要
UltraFast™設計手法概要	後段で発生する後戻り工数を削減するために生まれました 回路図チェックシートなど、各プロセス毎にレビューステップを設けて後戻りをなくします
UltraFast™設計手法 回路図チェックリスト	回路図チェックシートのダウンロード方法と、使用方法を紹介
7シリーズ MIG 回路図注意点	7シリーズ MIG をご使用の方は必ずご覧ください クロックと終端抵抗に関して、よくある質問をまとめました
UltraScale™ シリーズ MIG 回路図注意点	UltraScale™ シリーズ MIG をご使用の方は必ずご覧ください クロックと終端抵抗に関して、よくある質問をまとめました
MIG 配線長の規定	MIG をご使用の方は必ず見てください 配線長の規定を守ることで、安心・安全なインターフェースが確立
7 シリーズトランシーバ 回路図注意点	7シリーズトランシーバを、ご使用の方は必ずご覧ください クロックの回路構成や共有幅、電源関連ピンの接続方法を紹介
UltraScale™ シリーズ トランシーバ回路図注意点	UltraScale™ シリーズトランシーバをご使用の方は必ずご覧ください クロックの回路構成や共有幅、電源関連ピンの接続方法を紹介
Zynq®-7000 All Programmable SoC PS 回路図注意点	Zynq®-7000 All Programmable SoC をご使用の方は必ずご覧ください PS 部分の、クロックとリセット信号の回路図注意点をまとめました

##Xilinx 社製品 FAQ

動画タイトル	概要
XPE 消費電力見積もりツール	Xilinx Power Estimater を使用し、使用率入力などの概算見積もり方法と、 詳細な見積もり方法の2つを紹介
IBIS モデル入手方法	基板設計時に必要なIBIS モデルの入手方法を紹介 Xilinx 社のホームページよりダウンロード可能ですが、 Zynq® UltraScale+™ MPSoC は、Vivado® Design Suite を使用して生成
Zynq®-7000 All Programmable SoC DDR アービトレーション設定	PL DDR からPS DDR への画像一括転送など、この設定を実施することでより効率的な転送が可能
評価ボードの 初期動作確認手順	評価ボードをご購入された方はこちらを見て、動作確認をお願いいたします KC705 を例に、プログラムの実行方法を紹介

##Xilinx 社 Vivado® Design Suite ライセンスに関して

動画タイトル	概要
Vivado® Design Suite Edition と License	Vivado® Design Suite は、4つのEdition と 2つのライセンス形態があり、各々の種類と特徴を紹介
ノードロックライセンス 設定方法	ご使用のPC にライセンス設定する、ノードロックライセンスの 設定方法を紹介
フローティングライセンス設定方法	ご使用のサーバにライセンス設定する、フローティングライセンスの設定方法について、サーバ側とクライアント側の両方の設定を紹介
ライセンス FAQ	ライセンス設定において、よくある質問をまとめました 別のPC へのライセンス発行や、評価ボード付属の ライセンス設定方法を紹介

##Xilinx 社 Vivado® Design Suite 2017.1 新機能紹介

動画タイトル	概要
① 開発環境	新たにUltraScale+™ とSpartan-7 シリーズの設計が可能 完全な64bit OS 対応になり、文字色の変更が可能に
② 合成・配置配線機能	合成と配置配線のアップデート点を紹介 インスタンスベースでの合成オプションの設定が可能で、さらにファンアウト処理が強化されました
③ IP 関連	IP に関するアップデート点を紹介 IP インテグレータでは、IP 化せずにお客様作成のモジュールを読み出すことが可能
④ 新規AXI Verification IP	新登場のAXI Verification IP を紹介 無償で使用可能なIP で、既存のAXI BFM にはないプロトコルチェッカー機能搭載
⑤ 新規TSN IP 紹介	新登場のTime Sensitive Network IP を紹介 IEEE 802.1 規格への準拠をサポートします

##Xilinx 社 製品紹介

動画タイトル	概要
7 シリーズ FPGA 紹介	7シリーズ FPGA の概要を紹介 新製品のSpartan-7 情報あり
Zynq®-7000 All Programmable SoC 紹介	CPU 内蔵のFPGA である、Zynq®-7000 All ProgrammableSoC の概要と対応しているOS や、 評価ボードを紹介
UltraScale™ FPGA 紹介	UltraScale™ シリーズの概要について紹介 特徴や7 シリーズとの違いを説明
UltraScale+™ FPGA 紹介	UltraScale+™ シリーズの 概要について紹介 次世代のFPGA で、現在のUltraScale™ シリーズと、世代を超えたピンマイグレーションが可能
Zynq® UltraScale+™ MPSoC 概要	Zynq UltraScale+™ MPSoC 概要を紹介 プログラマブルSoCについて、概要から特徴、評価環境などを紹介

##Xilinx 社 Zynq® シリーズ動画

動画タイトル	概要
HW アクセラレーション	一番のメリットは、HW アクセラレーション ソフトウェア処理の一部を、ハードウェアで構築することで皆様の悩みが解消されます
はじめてのZynq®-7000 All Programmable SoC （菊地様 対談）	Zynq®-7000 All Programmable SoC をはじめて使用した方のインタビュー動画 使用した理由と、今後の可能性をお話いただいています
先行公開！ H.265/H.264 ZCU106 デモンストレーション	Video Codec Unit を搭載したZynq® UltraScale+™ MPSoC を 使用したデモンストレーション この評価ボードは、2017年夏リリース!

##Xilinx 社 reVISION Stack

動画タイトル	概要
① 機械学習とは	2017年3月に発表されたreVISION Stack を紹介 まずは機械学習のおさらいから
② FPGA 機械学習の メリット	機械学習をFPGA に実装するメリットを紹介 低消費電力になる理由、高速画像処理が可能な理由をわかりやすくお話します

##Bellnix 社 製品紹介

動画タイトル	概要
ワイヤレス給電システム紹介	ワイヤレス給電システムを紹介 独自開発のトランス形状により、位置ズレに対しても高い電源変換効率を実現
デジタル電源AC/DC BDGシリーズ	開発者のインタビューとデモを交えて紹介 セミカスタムの柔軟性に加え、デジタルのメリットを生かし 多種多様な電源要求に応えることが可能