CPUアーキテクチャと実行時間の理解
CPU時間 = 実行命令数/プログラム × クロックサイクル数/実行命令数 × 秒数/クロックサイクル数
この式をよく目にするものの、具体的に何を意味しているのか理解できない状態が続き、3回以上モヤっとしたので、この記事を執筆することにしました。
対象読者: 上記の式の意味がわからない方（以前の私のような方を想定しています）
目次
1. CPU時間の基本を1項ずつ分解
1.1 実行命令数/プログラム
- プログラム全体で実行される命令の総数
- 高級言語の1行が複数の機械語命令に変換される
例:
x = 1 + 2 # この1行が...
CPUレベルでは:
- 数値1のロード
- 数値2のロード
- 加算実行
- 結果保存
1.2 クロックサイクル数/実行命令数（CPI）
1命令を実行するために必要なクロックサイクル数（CPI: Cycles Per Instruction）。
- 命令の種類によって必要なサイクル数は異なる
- 単純な加算: 1サイクル
- メモリアクセスを伴う命令: 複数サイクル
- CPUのアーキテクチャによっても変化
1.3 秒数/クロックサイクル数
CPUの動作周波数から決定されます。
- 例: 3GHz = 1/3,000,000,000秒/サイクル
2. 命令の種類と複雑さ
2.1 命令の種類
| 種類 | 内容 |
|---|---|
| データ転送命令 | メモリ⇔CPUのデータ移動、レジスタ間のデータ移動 |
| 演算命令 | 整数演算（加減乗除）、浮動小数点演算 |
| 制御命令 | 分岐命令、ジャンプ命令 |
| 論理演算命令 | AND, OR, NOTなど |
2.2 実行時間の違い
典型的な命令のクロックサイクル数:
- 整数加算: 1-2クロックサイクル
- メモリアクセス: 10-50クロックサイクル
- 浮動小数点演算: 5-20クロックサイクル
3. 高度なプロセッサアーキテクチャ
3.1 パイプライン
命令実行を複数のステージに分割:
- 命令フェッチ (IF)
- 命令デコード (ID)
- 実行 (EX)
- メモリアクセス (MEM)
- 書き戻し (WB)
3.2 スーパーパイプライン
- パイプラインステージをさらに細分化
- より高いクロック周波数が実現可能
3.3 スーパースカラー
- 複数の実行ユニットによる並列処理
- 命令レベルの並列性を活用
3.4 スーパーパイプライン&スーパースカラー
両方の利点を組み合わせた最先端アーキテクチャ
4. 実装例（Go言語）
4.1 基本パイプライン
func basicPipeline() {
instructions := make(chan int, 5)
results := make(chan int, 5)
// 各ステージを並行実行
go func() {
for i := 0; i < 5; i++ {
instruction := fetchInstruction(i)
instructions <- instruction
}
}()
go func() {
for instruction := range instructions {
decoded := decode(instruction)
executed := execute(decoded)
memoryAccessed := memoryAccess(executed)
result := writeBack(memoryAccessed)
results <- result
}
}()
}
4.2 スーパースカラー
func superScalar() {
instructions := make(chan int, 5)
executeUnit1 := make(chan int)
executeUnit2 := make(chan int)
// 複数実行ユニットで並列処理
go func() {
for instruction := range instructions {
decoded := decode(instruction)
if decoded%2 == 0 {
executeUnit1 <- decoded
} else {
executeUnit2 <- decoded
}
}
}()
// 各実行ユニットで処理
go func() {
for decoded := range executeUnit1 {
result := execute(decoded)
results <- result
}
}()
}
5. 性能への影響と最適化
5.1 各アーキテクチャの影響
| アーキテクチャ | 影響 | 注意点 |
|---|---|---|
| パイプライン | 理想的なCPI = 1 | パイプラインハザードに注意 |
| スーパーパイプライン | より高いクロック周波数 | レイテンシとスループットのトレードオフ |
| スーパースカラー | IPC > 1が可能 | 命令の依存関係が重要 |
5.2 最適化のポイント
-
コンパイラ最適化
- 命令スケジューリング
- レジスタ割り当て
-
プログラマができること
- メモリアクセスパターンの最適化
- 分岐予測の考慮
- キャッシュ効率の改善
まとめ
現代のCPUアーキテクチャは、複数の高度な技術を組み合わせることで高い性能を実現しています。基本的な実行時間の計算式を理解した上で、これらのアーキテクチャの特徴を把握することで、より効率的なプログラミングが可能になります。