zynq
Vivado
ultra96
zynqMP

Ultra96立ち上げ時に困ったこと

<追記事項>

18.11.02追記

再現実験で完全な再現性がなかったため、困ったこと2の解決、Twitterの箇所を取り下げました。

本当に超苦労させられるボードです。。。orz


はじめに

大学研究室時代からこよなくFPGAを愛している(生業にしてます)、ひこすたと申します。

本稿がQiita初投稿記事になります。

自分がUltra96立ち上げ時に困ったことを記録しておきます。

今後、Ultra96の立ち上げでお困りの、どなたかのお力になれば幸いです。


立ち上げ時 開発環境(18.11.01追記)

Xilinx Vivado(SDK) 2018.2 @ Windows10

Ultra96 Board File v1.2 (ひでみのアイデア帳さんを参考にさせて頂きました。https://sweetcafe.jp/?*20180704-214319)


困ったこと1:Avnet製 UART/JTAG-USB PODボード使用時、UARTがなぜか2つ見え、どちらが使えるのかわからなかった


現象

Ultra96 Tutorial2 Hello Worldで、指示通りにやっているとUARTが一つしか見えないはずなのに、UARTが二つ見える。(例:windows10 デバイスマネージャー上でCOM2/COM3)


解決

上記例ですと、COM3、要するに二つ目のCOMが正解です。


原因

なぜ二つ見えるのかはわかっていません。。。


Twitterにも挙げておきました。


困ったこと2:Tutorial2のHello Worldでpsu_init 99%でハングアップする


現象

Ultra96にJTAGをつないでSDKからRunさせると、psu_init 99%でハングアップし、端末にHello Worldが表示されない。


解決

Tutorial2通りにやれば回避できましたorz

いつもの癖で、VivadoのLaunch SDKで起動していましたが、文書通り、SDKを単体で起動してWorkspaceを指定、プロジェクトを作成し、Runさせることで動作させることができました。

18.11.02追記

再現実験を試みたところ、完全な再現性がないため、解決の箇所を取り下げておきます。


原因

なぜこうなるのかはわかっていません。

いつも通りのXさんのツールバグ?


Twitterにも挙げておきました。

18.11.02追記

再現実験を試みたところ、完全な再現性がないため、Twitterの箇所を取り下げておきます。


最後に

再現性はまだ確認していませんが、情報は以上です。

ご助力できましたら幸いです。

それでは、良いUltra96ライフを!